-- 會員 / 註冊 --  
 帳號:
 密碼:
  | 註冊 | 忘記密碼
8/16 新書到! 8/9 新書到! 8/3 新書到! 7/12 新書到!
購書流程Q & A站務留言版客服信箱
3ds MaxMayaRhinoAfter EffectsSketchUpZBrushPainterUnity
PhotoShopAutoCadMasterCamSolidWorksCreoUGRevitNuke
C#CC++Java遊戲程式Linux嵌入式PLCFPGAMatlab
駭客資料庫搜索引擎影像處理FluentVR+ARANSYS深度學習
單晶片AVROpenGLArduinoRaspberry Pi電路設計CadenceProtel
HadoopPythonStm32CortexLabview手機程式AndroidiPhone
可查書名,作者,ISBN,3dwoo書號
詳細書籍分類

Xilinx FPGA數字信號處理系統設計指南:從HDL、Simulink到HLS的實現

( 簡體 字)
作者:何賓,張艷輝類別:1. -> 電子工程 -> FPGA
譯者:
出版社:電子工業出版社Xilinx FPGA數字信號處理系統設計指南:從HDL、Simulink到HLS的實現 3dWoo書號: 50570
詢問書籍請說出此書號!

缺書
NT售價: 940

出版日:1/1/2019
頁數:824
光碟數:0
站長推薦:
印刷:黑白印刷語系: ( 簡體 版 )
加入購物車 加到我的最愛
(請先登入會員)
ISBN:9787121347474
作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 
(簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證)
作者序:

譯者序:

前言:

近年來,人工智能、大數據和云計算等新信息技術得到越來越多的應用,它們共同的特點就是需要對海量數據進行高性能的處理。與采用CPU、DSP和GPU實現數字信號處理(數據處理)系統相比,現場可編程門陣列(Field Programmable Gate Array,FPGA)具有天然并行處理能力以及整體功耗較低的優勢,使得它成為這些新信息技術普及推廣不可或缺的硬件處理平臺,被越來越多地應用于這些新技術中。
一般而言,業界將FPGA歸結為硬件(數字邏輯電路)范疇,而算法歸結為軟件范疇。在十年前,當采用FPGA作為數字信號處理平臺時,設計者必須使用硬件描述語言來描述所構建的數字信號處理系統模型;而大多數的算法設計人員并不會使用硬件描述語言,這樣就對他們使用FPGA實現數字信號處理算法造成了困難,從而限制了FPGA在這些新技術方面的應用普及和推廣。當采用FPGA作為數字信號處理實現平臺時,軟件算法人員希望他們自己只關注算法本身,而通過一些其他工具將這些軟件算法直接轉換為FPGA硬件實現。
近年來,出現了新的建模工具,它們都是以軟件算法人員的視角為出發點來構建數字信號處理系統的,這樣顯著降低了算法設計人員使用FPGA實現算法的難度,實現了軟件和硬件的完美統一。本書將著重介紹Xilinx公司Vivado集成開發環境下提供的兩種新的數字信號處理建模工具,即System Generator工具(它使用MATLAB環境下的Simulink)和高級綜合工具(High Level Synthesis, HLS)。這兩個數字信號處理系統建模工具的出現,使得算法人員可以專注于研究算法本身;然后通過這些建模工具,將算法直接轉換成寄存器傳輸級(Register Transfer Level,RTL)描述;最后下載到FPGA內進行算法實現。這樣,當采用Xilinx FPGA作為數字信號處理硬件平臺時,顯著提高了系統的建模效率,并且可以在性能和實現成本之間進行權衡,以探索最佳的解決方案。
本書從傳統的硬件描述語言、Simulink模型設計和C/C++高級綜合3個角度,對基于Xilinx 7系列FPGA平臺下的通用數字信號處理、通信信號處理和數字圖像處理的建模與實現方法進行詳細介紹。全書共5篇21章,主要內容包括:信號處理理論基礎,數字信號處理實現方法,數值的表示和運算,基于FPGA的數字信號處理的基本流程;CORDIC算法、離散傅里葉變換、快速傅里葉變換、離散余弦變換、FIR濾波器、IIR濾波器、重定時信號流圖、多速率信號處理、串行FIR濾波器、并行-串行FIR濾波器、多通道FIR濾波器以及其他類型數字濾波器的原理與實現;數控振蕩器、通信信號處理和信號同步的原理與實現;遞歸結構信號流圖的重定時,自適應信號處理原理與實現;數字圖像處理、動態視頻拼接的原理與實現。
本書所介紹的內容反映了Xilinx FPGA在實現高性能數字信號處理(數據處理)系統時的最新研究成果;力圖幫助讀者在使用FPGA構建數字信號處理系統時,知道如何在實現性能和實現成本之間進行權衡,如何正確使用不同的數字信號處理系統建模工具和方法,更重要的是知道如何將軟件算法轉換成硬件實現。
在編寫本書的過程中,得到了Xilinx公司大學計劃的支持和幫助,提供了最新的Vivado 2017集成開發工具以及《DSP for FPGA Primer》等文檔和材料。此外,也得到了Mathworks公司圖書計劃的支持和幫助,為作者提供了正版授權的MATLAB R2016b集成開發環境,以及相關設計所要使用的工具包。在此,向他們的支持和幫助表示衷心的感謝。在編寫本書的過程中,仍然參考了已經畢業研究生張艷輝的研究成果,以及本科生湯宗美和劉儀參與本書教學資源的編寫工作,在此向他們的辛勤勞動表示感謝。最后,向電子工業出版社編輯的辛勤工作表示感謝。

編著者2018年12月于北京
內容簡介:

本書從硬件描述語言(VHDL和Verilog HDL)、Simulink環境下的模型構建以及Xilinx高級綜合工具下的C/C++程序設計3個角度,對采用Xilinx FPGA平臺構建數字信號處理系統的方法進行詳細的介紹與說明。全書內容涵蓋了數字信號處理的主要理論知識,其中包含通用數字信號處理、數字通信信號處理和數字圖像處理等方面。全書共5篇21章,內容包括:信號處理理論基礎,數字信號處理實現方法,數值的表示和運算,基于FPGA的數字信號處理的基本流程;CORDIC算法、離散傅里葉變換、快速傅里葉變換、離散余弦變換、FIR濾波器、IIR濾波器、重定時信號流圖、多速率信號處理、串行和并行-串行FIR濾波器、多通道FIR濾波器以及其他常用數字濾波器的原理與實現;數控振蕩器、通信信號處理和信號同步的原理與實現;遞歸結構信號流圖的重定時,自適應信號處理的原理與實現;數字圖像處理和動態視頻拼接的原理與實現。
目錄:

第一篇數字信號處理系統的組成和實現方法
第1章信號處理理論基礎
1P1信號定義和分類
1P2信號增益與衰減
1P3信號失真與測量
1P3P1放大器失真
1P3P2信號諧波失真
1P3P3諧波失真測量
1P4噪聲及其處理方法
1P4P1噪聲的定義和表示
1P4P2固有噪聲電平
1P4P3噪聲/失真鏈
1P4P4信噪比定義和表示
1P4P5信號的提取方法
1P5模擬信號及其處理方法
1P5P1模擬I/O信號的處理
1P5P2模擬通信信號的處理
1P6數字信號處理的關鍵問題
1P6P1數字信號處理系統結構
1P6P2信號調理的方法
1P6P3模數轉換器ADC及量化效應
1P6P4數模轉換器(DAC)及信號重建
1P6P5SFDR的定義和測量
1P7通信信號軟件處理方法
1P7P1軟件無線電的定義
1P7P2中頻軟件無線電實現
1P7P3信道化處理
1P7P4基站軟件無線電接收機
1P7P5SR采樣技術
1P7P6直接數字下變頻
1P7P7帶通采樣失敗的解決
第2章數字信號處理實現方法
2P1數字信號處理技術概念
2P1P1數字信號處理技術的發展
2P1P2數字信號處理算法的分類
2P1P3數字信號處理實現方法
2P2基于DSP的數字信號處理實現方法
2P2P1DSP的結構和流水線
2P2P2DSP的運行代碼和性能
2P3基于FPGA的數字信號處理實現方法
2P3P1FPGA原理
2P3P2FPGA的邏輯資源
2P3P3FPGA實現數字信號處理的優勢
2P3P4FPGA的最新發展
2P4FPGA執行數字信號處理的一些關鍵問題
2P4P1關鍵路徑
2P4P2流水線
2P4P3延遲
2P4P4加法器
2P4P5乘法器
2P4P6并行/串行
2P4P7溢出的處理
2P5高性能信號處理的難點和技巧
2P5P1設計目標
2P5P2實現成本
2P5P3設計優化
第3章數值的表示和運算
3P1整數的表示方法
3P1P1二進制原碼格式
3P1P2二進制反碼格式
3P1P3二進制補碼格式
3P2整數加法運算的HDL描述
3P2P1無符號整數加法運算的HDL描述
3P2P2有符號整數加法運算的HDL描述
3P3整數減法運算的HDL描述
3P3P1無符號整數減法運算的HDL描述
3P3P2有符號整數減法運算的HDL描述
3P4整數乘法運算的HDL描述
3P4P1無符號整數乘法運算的HDL描述
3P4P2有符號整數乘法運算的HDL描述
3P5整數除法運算的HDL描述
3P5P1無符號整數除法運算的HDL描述
3P5P2有符號整數除法運算的HDL描述
3P6定點數的表示方法
3P6P1定點數的格式
3P6P2定點量化
3P6P3歸一化處理
3P6P4小數部分截斷
3P6P5一種不同的表示方法——Trounding
3P6P6定點數運算的HDL描述庫
3P7定點數加法運算的HDL描述
3P7P1無符號定點數加法運算的HDL描述
3P7P2有符號定點數加法運算的HDL描述
3P8定點數減法運算的HDL描述
3P8P1無符號定點數減法運算的HDL描述
3P8P2有符號定點數減法運算的HDL描述
3P9定點數乘法運算的HDL描述
3P9P1無符號定點數乘法運算的HDL描述
3P9P2有符號定點數乘法運算的HDL描述
3P10定點數除法運算的HDL描述
3P10P1無符號定點數除法運算的HDL描述
3P10P2有符號定點數除法運算的HDL描述
3P11浮點數的表示方法
3P11P1浮點數的格式
3P11P2浮點數的短指數表示
3P12浮點數運算的HDL描述
3P12P1單精度浮點數加法運算的HDL描述
3P12P2單精度浮點數減法運算的HDL描述
3P12P3單精度浮點數乘法運算的HDL描述
3P12P4單精度浮點數除法運算的HDL描述
第4章基于FPGA的數字信號處理的基本流程
4P1FPGA模型的設計模塊
4P1P1Xilinx Blockset
4P1P2Xilinx Reference Blockset
4P2配置System Generator環境
4P3信號處理模型的構建與實現
4P3P1信號模型的構建
4P3P2模型參數的設置
4P3P3信號處理模型的仿真
4P3P4生成模型子系統
4P3P5模型HDL代碼的生成
4P3P6打開生成設計文件并仿真
4P3P7協同仿真的配置與實現
4P3P8生成IP核
4P4編譯MATLAB到FPGA
4P4P1模型的設計原理
4P4P2系統模型的建立
4P4P3系統模型的仿真
4P5高級綜合工具HLS概述
4P5P1HLS的特性
4P5P2調度和綁定
4P5P3提取控制邏輯和I/O端口
4P6使用HLS實現兩個矩陣相乘運算
4P6P1設計矩陣相乘模型
4P6P2添加C測試文件
4P6P3運行和調試C工程
4P6P4設計綜合
4P6P5查看生成的數據處理圖
4P6P6對設計執行RTL級仿真
4P6P7設計優化
4P6P8對優化后的設計執行RTL級仿真
4P7基于Model Composer的DSP模型構建
4P7P1Model Composer工具概述
4P7P2打開Model Composer工具
4P7P3創建一個矩陣運算實現模型
4P7P4修改設計中模塊的參數
4P7P5執行仿真并分析結果
4P7P6產生輸出
4P8在Model Composer導入C/C++代碼作為定制模塊
4P8P1建立C/C++代碼
4P8P2將代碼導入Model Composer
4P8P3將定制庫添加到庫瀏覽器中
第二篇數字信號處理的基本理論和FPGA實現方法
第5章CORDIC算法的原理與實現
5P1CORDIC算法原理
5P1P1圓坐標系旋轉
5P1P2線性坐標系旋轉
5P1P3雙曲線坐標系旋轉
5P1P4CORDIC算法通用表達式
5P2CORDIC循環和非循環結構硬件實現原理
5P2P1CORDIC循環結構的原理和實現方法
5P2P2CORDIC非循環結構的實現原理
5P2P3實現CORDIC非循環的流水線結構
5P3向量幅度的計算
5P4CORDIC算法的性能分析
5P4P1迭代次數對精度的影響
5P4P2總量化誤差的確定
5P4P3近似誤差的分析
5P4P4舍入誤差的分析
5P4P5有效位deff的估算
5P4P6預測與仿真
5P5CORDIC算法的原理和實現方法
5P5P1CORDIC算法的收斂性
5P5P2CORDIC象限映射的實現
5P5P3向量模式下CORDIC迭代的實現
5P5P4旋轉模式下CORDIC迭代的實現
5P6CORDIC子系統的設計
5P6P1CORDIC單元的設計
5P6P2參數化CORDIC單元
5P6P3旋轉后標定的實現
5P6P4旋轉后的象限解映射
5P7圓坐標系算術功能的設計
5P7P1反正切的實現
5P7P2正弦和余弦的實現
5P7P3向量幅度的計算
5P8流水線技術的CORDIC實現
5P8P1帶有流水線并行陣列的實現
5P8P2串行結構的實現
5P8P3比較并行和串行的實現
5P9向量幅值精度的研究
5P9P1CORDIC向量幅度:設計任務
5P9P2驗證計算精度
第6章離散傅里葉變換的原理與實現
6P1模擬周期信號的分析——傅里葉級數
6P2模擬非周期信號的分析——傅里葉變換
6P3離散序列的分析——離散傅里葉變換
6P3P1離散傅里葉變換推導
6P3P2頻率離散化推導
6P3P3DFT的窗效應
6P4短時傅里葉變換
6P5離散傅里葉變換的運算量
6P6離散傅里葉算法的模型實現
6P6P1分析復數乘法的實現方法
6P6P2分析復數加法的實現方法
6P6P3運行設計
第7章快速傅里葉變換的原理與實現
7P1快速傅里葉變換的發展
7P2Danielson-Lanczos引理
7P3按時間抽取的基2 FFT算法
7P4按頻率抽取的基2 FFT算法
7P5Cooley-Tuckey算法
7P6基4和基8的FFT算法
7P7FFT計算中的字長
7P8基于MATLAB的FFT分析
7P9基于模型的FFT設計與實現
7P10基于IP核的FFT實現
7P10P1構建頻譜分析模型
7P10P2配置模型參數
7P10P3設置仿真參數
7P10P4運行和分析仿真結果
7P11基于C和HLS的FFT建模與實現
7P11P1創建新的設計工程
7P11P2創建源文件
7P11P3設計綜合
7P11P4創建仿真測試文件
7P11P5運行協同仿真
7P11P6添加PIPELINE命令
7P11P7添加ARRAY_PARTITION命令
第8章離散余弦變換的原理與實現
8P1DCT的定義
8P2DCT-2和DFT的關系
8P3DCT的應用
8P4二維DCT
8P4P1二維DCT原理
8P4P2二維DCT算法描述
8P5二維DCT的實現
8P5P1創建新的設計工程
8P5P2創建源文件
8P5P3設計綜合
8P5P4創建仿真測試文件
8P5P5運行協同仿真
8P5P6添加PIPELINE命令
8P5P7修改PIPELINE命令
8P5P8添加PARTITION命令
8P5P9添加DATAFLOW命令
8P5P10添加INLINE命令
8P5P11添加RESHAPE命令
8P5P12修改RESHAPE命令
第9章FIR濾波器和IIR濾波器的原理與實現
9P1模擬濾波器到數字濾波器的轉換
9P1P1微分方程近似
9P1P2雙線性交換
9P2數字濾波器的分類和應用
9P3FIR濾波器的原理和結構
9P3P1FIR濾波器的特性
9P3P2FIR濾波器的設計規則
9P4IIR濾波器的原理和結構
9P4P1IIR濾波器的原理
9P4P2IIR濾波器的模型
9P4P3IIR濾波器的Z域分析
9P4P4IIR濾波器的性能和穩定性
9P5DA FIR濾波器的設計
9P5P1DA FIR濾波器的設計原理
9P5P2移位寄存器模塊設計
9P5P3查找表模塊的設計
9P5P4查找表加法器模塊的設計
9P5P5縮放比例加法器模塊的設計
9P5P6DA FIR濾波器完整的設計
9P6MAC FIR濾波器的設計
9P6P112×8乘和累加器模塊的設計
9P6P2數據控制邏輯模塊設計
9P6P3地址生成器模塊的設計
9P6P4完整的MAC FIR濾波器的設計
9P7FIR Compiler濾波器的設計
9P7P1生成FIR濾波器系數
9P7P2建模FIR濾波器模型
9P7P3仿真FIR濾波器模型
9P7P4修改FIR濾波器模型
9P7P5仿真修改后FIR濾波器模型
9P8HLS FIR濾波器的設計
9P8P1設計原理
9P8P2設計FIR濾波器
9P8P3進行仿真和驗證
9P8P4設計綜合
9P8P5設計優化
9P8P6Vivado環境下的仿真
第10章重定時信號流圖的原理與實現
10P1信號流圖的基本概念
10P1P1標準形式FIR信號流圖
10P1P2關鍵路徑和延遲
10P2割集重定時及其規則
10P2P1割集重定時概念
10P2P2割集重定時規則1
10P3不同形式的FIR濾波器
10P3P1轉置形式的FIR濾波器
10P3P2脈動形式的FIR濾波器
10P3P3包含流水線乘法器的脈動FIR濾波器
10P3P4將FIR濾波器SFG乘法器流水線
10P4FIR濾波器構建塊
10P4P1帶加法器樹的FIR濾波器
10P4P2加法器樹的流水線
10P4P3對稱FIR濾波器
10P5標準形式和脈動形式的FIR濾波器的實現
第11章多速率信號處理的原理與實現
11P1多速率信號處理的一些需求
11P1P1信號重構
11P1P2數字下變頻
11P1P3子帶處理
11P1P4提高分辨率
11P2多速率操作
11P2P1采樣率轉換
11P2P2多相技術
11P2P3高級重采樣技術
11P3多速率信號處理的典型應用
11P3P1分析和合成濾波器
11P3P2通信系統的應用
11P4多相FIR濾波器的原理與實現
11P4P1FIR濾波器的分解
11P4P2Noble Identity
11P4P3多相抽取和插值的實現
11P4P4直接和多相插值的比較
11P4P5直接抽取和多相抽取的比較
第12章串行和并行-串行FIR濾波器的原理與實現
12P1串行FIR濾波器的原理與實現
12P1P1串行FIR濾波器的原理
12P1P2串行FIR濾波器的實現
12P2并行-串行FIR濾波器的原理與實現
12P2P1并行-串行FIR濾波器的原理
12P2P2并行-串行FIR濾波器的實現
第13章多通道FIR濾波器的原理與實現
13P1割集重定時規則2
13P2割集重定時規則2的應用
13P2P1通過SFG共享提高效率
13P2P2輸入和輸出多路復用
13P2P33通道濾波器的例子
13P3多通道FIR濾波器的實現
13P3P1多通道并行濾波器的實現
13P3P2多通道串行濾波器的實現
第14章其他類型數字濾波器的原理與實現
14P1滑動平均濾波器的原理和結構
14P1P1滑動平均濾波器的原理
14P1P28權值滑動平均濾波器的結構和特性
14P1P39權重滑動平均濾波器的結構和特性
14P1P4滑動平均濾波器的轉置結構
14P2數字微分器和數字積分器的原理和特性
14P2P1數字微分器的原理和特性
14P2P2數字積分器的原理和特性
14P3積分梳狀濾波器的原理和特性
14P4中頻調制信號的產生和解調
14P4P1產生中頻調制信號
14P4P2解調中頻調制信號
14P4P3CIC提取基帶信號
14P4P4CIC濾波器的衰減及其修正
14P5CIC濾波器的實現方法
14P6CIC濾波器位寬的確定
14P6P1CIC抽取濾波器位寬的確定
14P6P2CIC插值濾波器位寬的確定
14P7CIC濾波器的銳化
14P7P1SCIC濾波器的特性
14P7P2ISOP濾波器的特性
14P8CIC濾波器的遞歸和非遞歸結構
14P9CIC濾波器的實現
14P9P1單級定點CIC濾波器的設計
14P9P2滑動平均濾波器的設計
14P9P3多級定點CIC濾波器的設計
14P9P4浮點CIC濾波器的設計
14P9P5CIC插值濾波器和CIC抽取濾波器的設計
第三篇通信信號處理的理論和FPGA實現方法
第15章數控振蕩器的原理與實現
15P1數控振蕩器的原理
15P1P1NCO的應用背景
15P1P2NCO中的關鍵技術
15P1P3SFDR的改善
15P2查找表數控振蕩器的實現
15P2P1使用累加器生成一個斜坡函數
15P2P2累加器精度的影響分析
15P2P3使用查找表生成正弦波
15P2P4分析步長對頻率分辨率的影響
15P2P5分析頻譜純度
15P2P6分析查找表深度和無雜散動態范圍
15P2P7分析查找表深度和實現成本
15P2P8動態頻率的無雜散動態范圍
15P2P9帶有抖動的無雜散動態范圍
15P2P10調諧抖動個數
15P2P11創建一個抖動信號
15P3IIR濾波器數控振蕩器的原理與實現
15P3P1IIR濾波器數控振蕩器原理
15P3P2使用IIR濾波器生成正弦波振蕩器
15P3P3IIR振蕩器的頻譜純度分析
15P3P432位定點IIR濾波器生成正弦波振蕩器
15P3P512位定點IIR濾波器生成正弦波振蕩器
15P3P68位定點IIR濾波器生成正弦波振蕩器
15P4CORDIC數控振蕩器的實現
15P4P1象限修正正弦/余弦 CORDIC振蕩器
15P4P2鋸齒波驅動正弦/余弦CORDIC振蕩器
第16章通信信號處理的原理與實現
16P1信號檢測理論
16P1P1概率的柱狀圖表示
16P1P2概率密度函數
16P2二進制基帶數據傳輸
16P2P1脈沖整形
16P2P2基帶傳輸信號接收錯誤
16P2P3匹配濾波器的應用
16P3信號調制技術
16P3P1信道與帶寬
16P3P2信號調制技術
16P3P3數字信號的傳輸
16P4脈沖整形濾波器的原理與實現
16P4P1脈沖整形濾波器的原理
16P4P2升采樣脈沖整形濾波器的實現
16P4P3多相內插脈沖整形濾波器的實現
16P4P4量化和頻譜屏蔽的實現
16P5發射機的原理與實現
16P5P1發射機的原理
16P5P2發射機的實現
16P6脈沖生成和匹配濾波器的實現
16P6P1脈沖生成的原理與實現
16P6P2匹配濾波器的原理與實現
16P7接收機的原理與實現
16P7P1接收機的原理
16P7P2理想信道接收機的實現
16P7P3非理想信道接收機的實現
第17章信號同步的原理與實現
17P1信號的同步問題
17P2符號定時與定時恢復
17P2P1符號定時的原理
17P2P2符號定時的恢復
17P2P3載波相位的偏移及其控制
17P2P4幀同步的原理
17P2P5數字下變頻的原理
17P2P6BPSK接收信號的同步原理
17P3數字變頻器的原理與實現
17P3P1數字上變頻的原理與實現
17P3P2數字下變頻的原理與實現
17P4鎖相環的原理與實現
17P4P1鎖相環的原理
17P4P2相位檢測器的實現
17P4P3環路濾波器的實現
17P4P4相位檢測器和環路濾波器的實現
17P4P5Ⅱ型PLL的實現
17P4P6Ⅰ型和Ⅱ型PLL性能的比較
17P4P7噪聲對Ⅱ型 PLL的影響
17P5載波同步的實現
17P5P1科斯塔斯環的實現
17P5P2平方環的實現
17P6定時同步的實現
17P6P1匹配濾波器和最大有效點
17P6P2超前滯后門同步器
ⅩⅦ第四篇自適應信號處理的理論和FPGA實現方法
第18章遞歸結構信號流圖的重定時
18P1IIR濾波器脈動陣列及重定時
18P1P1IIR濾波器的結構變換
18P1P2IIR SFG的脈動化
18P2自適應濾波器的SFG
18P3LMS算法的硬件實現結構
18P3P1基本LMS結構
18P3P2串行LMS結構
18P3P3重定時SLMS結構
18P3P4非規范LMS(NCLMS)結構
18P3P5流水線LMS結構
第19章自適應信號處理的原理與實現
19P1自適應信號處理的發展
19P2自適應信號處理系統
19P2P1通用信號處理系統結構
19P2P2FIR濾波器性能參數
19P2P3自適應濾波器結構
19P2P4通用自適應數字信號處理結構
19P2P5自適應信號處理系統模擬接口
19P2P6典型自適應數字信號處理結構
19P3自適應信號處理的應用
19P3P1信道識別
19P3P2回波對消
19P3P3聲學回音消除
19P3P4電線交流噪聲抑制
19P3P5背景噪聲抑制
19P3P6信道均衡
19P3P7自適應譜線增強
ⅩⅧ19P4自適應信號處理算法
19P4P1自適應信號處理算法類型
19P4P2自適應濾波器結構
19P4P3維納-霍普算法
19P4P4最小均方算法
19P4P5遞歸最小二次方算法
19P5自適應濾波器的設計
19P5P1標準并行自適應LMS濾波器的設計
19P5P2非規范并行自適應LMS濾波器的設計
19P5P3使用可配置的LMS模塊實現LMS音頻
19P6自適應信號算法的硬件實現方法
19P6P1最小二乘解的計算
19P6P2指數RLS算法的實現
19P6P3QR-RLS算法的原理與實現
19P7QR-RLS自適應濾波算法的實現
19P7P1QR算法的硬件結構
19P7P2QR-RLS的三數組方法
19P7P3QR邊界單元的實現
19P7P4QR內部單元的實現
19P7P5QR數組的實現
第五篇數字圖像處理的理論和FPGA實現方法
第20章數字圖像處理的原理與實現
20P1數字圖像處理的基本方法
20P1P1灰度變換
20P1P2直方圖處理
20P1P3空間濾波
20P2System Generator中中值濾波器的實現
20P2P1在Vivado HLS內構建中值濾波器
20P2P2在System Generator中構建圖像處理系統
20P3HLS圖像邊緣檢測的實現
20P3P1創建新的設計工程
20P3P2創建源文件
20P3P3設計綜合
20P3P4創建仿真測試文件
20P3P5進行協同仿真
20P3P6添加循環控制命令
20P3P7添加DATAFLOW命令
20P3P8添加INLINE命令
ⅩⅨ第21章動態視頻拼接的原理與實現
21P1視頻拼接技術的發展
21P2圖像拼接理論及關鍵方法
21P2P1圖像拼接系統概述
21P2P2圖像拼接流程
21P2P3圖像的采集和表示
21P2P4圖像的配準和融合
21P2P5圖像拼接演示
21P3圖像配準算法的原理與實現
21P3P1基于MATLAB的圖像配準系統
21P3P2關鍵點配準法
21P3P3SIFT圖像配準算法的流程
21P3P4構建SIFT圖像尺度空間
21P3P5SIFT關鍵點檢測
21P3P6SIFT關鍵點描述
21P3P7SIFT關鍵點匹配
21P3P8模板匹配法
21P3P9灰度信息法
21P3P10頻域相位相關算法
21P3P11具有旋轉變換的圖像配準
21P4圖像配準方法的對比與評價
21P4P1圖像配準方法的對比
21P4P2圖像配準方法的評價
21P4P3F-SIFT圖像配準方法
21P5視頻拼接系統的設計
21P5P1視頻拼接技術
21P5P2視頻拼接方法
21P6視頻拼接系統的實現
21P6P1F-SIFT方法的實現
21P6P2視頻拼接系統的實現
21P7FPGA視頻拼接系統的硬件實現
21P7P1系統結構
21P7P2系統硬件平臺總體設計
21P7P3視頻數據采集模塊
21P7P4視頻數據存儲模塊
21P7P5視頻顯示接口介紹
21P7P6視頻顯示模塊整體設計
21P8系統硬件平臺的測試
21P8P1視頻數據采集模塊的測試
21P8P2視頻顯示模塊的測試
21P9FPGA視頻拼接系統的軟件設計
21P9P1系統軟件設計概述
21P9P2系統中斷部分設計
21P9P3視頻采集模塊軟件設計
21P9P4視頻存儲模塊軟件設計
21P9P5視頻顯示模塊軟件設計
21P9P6系統整體測試
21P10Vivado HLS圖像拼接系統的原理與實現
21P10P1OpenCV和HLS視頻庫
21P10P2AXI4流和視頻接口
21P10P3OpenCV到RTL代碼轉換的流程
21P10P4Vivado HLS實現OpenCV的方法
21P10P5Vivado HLS實現圖像拼接
序: