Xilinx Artix-7 FPGA快速入門、技巧及實例 ( 簡體 字) |
| 作者：吳厚航、尤愷元、楊亮 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：清華大學出版社 |  3dWoo書號： 52053
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：11/1/2019 |
| 頁數：400 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 |
| ISBN：9787302534143 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：第一次聽說FPGA，那是2008年剛剛找到工作時，從主管口中得知將來工作需要用到它。“說者無意，聽者有心”，在板級設計、DSP技術、EMC等眾多詞匯中我唯獨牢牢記住了第一次聽說的“FPGA”。于是，回到學校，趁著還有三四個月才上班的時間，初學單片機那股勁兒立刻涌上心頭，查找各種資料并尋找入門級的開發板，甚至還專門找培訓機構“鍍金”，目標只有一個——快速搞定這門技術。不承想轉眼十年過去了，自己竟也是“深入其中，不能自拔”。雖說現在不用單純靠著這門技術活兒“吃飯”，但是靠著這門技術的“百般磨煉”，也算是“修成正果”，在電子技術的行業中站穩腳跟。
伴隨著電子技術的發展，FPGA技術也是越來越火，在傳統嵌入式應用領域，它的成本雖然還是高高在上，但是它給電子系統所帶來的不可限量的速度和帶寬，及其在靈活性、小型性方面的優勢，越來越為各種對性能要求高、偏重定制化需求的開發者所青睞。另外，得益于FPGA固有的并行性對系統速度和帶寬的提升，以及可編程性所帶來的靈活性，正處于“風口浪尖”的人工智能、云計算、大數據等相關領域也紛紛找FPGA“攀親戚”。
在資源匱乏的年代，學習FPGA是痛苦的，甚至是極其痛苦的； 而當FPGA被一次次的“推銷放大”之后，越來越多的人投入FPGA生態鏈的構建之中，今天學習FPGA的同學們是幸運的。學習路上，他們不用走我們走過的彎路，也不用再苦惱各種開發工具拙劣的、低級的用法和無解的bug。況且，還有很多像我們這樣樂于分享的過來人，會不遺余力地將自己的所學、所悟通過博客、專欄、圖書甚至視頻等方式展現給大家。
筆者多年來一直筆耕不輟，撰寫各種FPGA入門和進階的文章，意在“授人以魚”的過程中“授人以漁”。無論如何，總是期望尋找一種最有效的FPGA入門方式，讓大家輕松、快速地掌握這門技術，并且能夠在工程實踐中派上用場。
而編寫本書也是機緣巧合，與威視銳姚總及旗下V3學院的尤老師、刁老師的一些交流，大家都希望把FPGA這門技術發揚光大，做一些實實在在能夠幫到FPGA初學者的工作。回顧這些年筆者所撰寫的FPGA相關文章，深感若是再花一點兒氣力，將這些文章再做一些深加工，確實也可以給很多FPGA初學者一些具體、實在的幫助。同時，筆者結合自身的學習經歷，也為廣大學習者量身打造了基于目前主流的、高性價比的Xilinx Artix拟7 FPGA器件的硬件開發學習平臺。理論和實踐相結合的方式，是已經被驗證的學習FPGA的最佳途徑。總而言之，通過這本書和我們提供的一些學習資源，衷心地期望能夠幫助大家更好地掌握FPGA這門技術。
吳厚航 〔特權同學〕
2019年8月于上海 |
內容簡介：本書基于Xilinx公司的Artix拟7 FPGA器件，以足夠的理論知識與豐富的例程相結合介紹了FPGA的相關知識，并融入了作者多年學習FPGA和開發過程中的經驗和技巧。配套開發平臺包括豐富的入門和進階外設，提供了24個典型工程實例，幫助讀者從FPGA基礎知識、邏輯設計概念、工具配置和使用、板級設計、FPGA入門和進階實例等方面掌握FPGA開發。本書配套PPT課件和工程文件，請到清華大學出版社官方網站本書頁面下載。
本書適合作為高等院校相關專業FPGA課程的教材，也適合希望入門Xilinx FPGA開發的工程師參考學習。讀者按照本書的章節順序學習，可以快速上手開發FPGA。 |
目錄：第1章萬丈高樓平地起——FPGA基礎入門
1.1FPGA基礎概念
1.1.1FPGA是什么
1.1.2FPGA與ASIC
1.1.3FPGA、ARM和DSP
1.1.4Verilog與VHDL
1.1.5Altera與Xilinx
1.2FPGA發展概述
1.3FPGA的優勢
1.4FPGA應用領域
1.5FPGA開發流程
1.6FPGA開發技能
1.7FPGA進階之路
第2章化繁為簡0和1——邏輯設計基礎
2.10和1——精彩世界由此開始
2.2表面現象揭秘——邏輯關系
2.2.1基本邏輯門電路
2.2.2邏輯門電路與二進制運算
2.2.3邏輯門電路與觸發器
2.2.4時序邏輯與組合邏輯
2.3內里本質探索——器件結構
2.3.1邏輯門電路的晶體管實現
2.3.2基于LUT的FPGA門電路實現
2.3.3XilinxFPGA的可配置邏輯塊
2.3.4XilinxFPGA的內部結構
2.4從現象到本質——映射關系
2.4.1HDL代碼
2.4.2RTL綜合
2.4.3綜合
2.4.4實現
2.4.5生成燒錄文件
第3章碼農人生也精彩——Verilog語法、代碼風格與書寫規范
3.1語法學習的經驗之談
3.2可綜合的語法子集
3.3代碼風格與書寫規范
第4章慢工細活出工匠——FPGA板級電路設計
4.1板級電路整體架構
4.2電源電路
4.3FPGA時鐘與復位電路
4.3.1FPGA時鐘晶振電路
4.3.2FPGA復位電路
4.4FPGA配置電路
4.5FPGA供電電路
4.6DDR3芯片電路
4.7UART芯片電路
4.8LVDS接口電路
4.9RTC接口電路
4.104×4矩陣按鍵電路
4.11DAC芯片電路
4.12蜂鳴器、流水燈、數碼管與撥碼開關電路
4.13外擴LCD接口、超聲波接口電路
4.14FPGA引腳定義
第5章工欲善其事，必先利其器——軟件安裝與配置
5.1Xilinx賬戶注冊與Vivado軟件下載
5.1.1Xilinx賬戶注冊
5.1.2Vivado下載
5.2Vivado安裝與免費License申請
5.2.1Vivado安裝
5.2.2免費License申請
5.3文本編輯器Notepad++安裝
5.4Vivado中使用Notepad++的關聯設置
5.5串口芯片驅動安裝
5.5.1驅動安裝
5.5.2設備識別
5.6TortoiseSVN安裝
第6章千里之行始于足下——第一個完整的工程實例
6.1蜂鳴器實例
6.1.1功能概述
6.1.2新建Vivado工程
6.1.3創建工程源碼、約束和仿真文件
6.1.4功能仿真
6.1.5編譯
6.2Xilinx7系列FPGA配置概述
6.2.1FPGA配置比特流的大小
6.2.2FPGA加載配置方式選擇
6.2.3配置引腳功能定義
6.3XADC溫度監控界面
6.4bit文件的FPGA在線燒錄
6.5mcs文件的QSPIFlash固化
6.5.1FPGA配置選項
6.5.2生成mcs文件
6.5.3下載mcs文件
第7章代碼也要5S——基于SVN的工程源碼備份管理
7.1SVN介紹
7.2SVN使用實例
7.2.1第一次備份工程文件
7.2.2提交新版本工程文件
7.2.3取回老版本工程文件
第8章實踐出真知——基礎入門實例篇
8.1撥碼開關的LED控制實例
8.1.1功能概述
8.1.2代碼解析
8.1.3板級調試
8.2流水燈實例
8.2.1功能概述
8.2.2代碼解析
8.2.3板級調試
8.3PLL的IP核配置實例
8.3.1功能概述
8.3.2模塊化設計
8.3.3PLLIP核配置說明
8.3.4代碼解析
8.3.5板級調試
8.4自定義IP核創建與配置實例
8.4.1創建IP核
8.4.2移植IP核
8.4.3配置、例化IP核
8.4.4板級調試
8.53拟8譯碼器實例
8.5.1功能概述
8.5.2代碼解析
8.5.3板級調試
8.6按鍵消抖實例
8.6.1按鍵消抖原理
8.6.2功能概述
8.6.3代碼解析
8.6.4板級調試
8.7數碼管驅動實例
8.7.1數碼管驅動原理
8.7.2功能概述
8.7.3代碼解析
8.7.4板級調試
8.84×4矩陣按鍵實例
8.8.1矩陣按鍵工作原理
8.8.2功能概述
8.8.3代碼解析
8.8.4板級調試
8.9UART的loopback實例
8.9.1功能概述
8.9.2代碼解析
8.9.3板級調試
8.10超聲波測距實例
8.10.1功能概述
8.10.2距離計算公式實現
8.10.3進制換算實現
8.10.4乘法器IP核添加與配置
8.10.5除法器IP核添加與配置
8.10.6代碼解析
8.10.7板級調試
8.11SPI接口DAC驅動控制
8.11.1DAC芯片概述
8.11.2功能概述
8.11.3代碼解析
8.11.4板級調試
8.12I2C接口RTC時間顯示控制
8.12.1功能概述
8.12.2I2C協議介紹
8.12.3代碼解析
8.12.4板級調試
8.137寸液晶屏ColorBar顯示驅動
8.13.1功能概述
8.13.2裝配說明
8.13.3代碼解析
8.13.4板級調試
第9章無處不模擬——XADC實例篇
9.1基于XADC的A/D采集顯示
9.1.1功能概述
9.1.2XADC的IP核創建與配置
9.1.3代碼解析
9.1.4板級調試
9.2基于XADC的FPGA內部溫度采集顯示
9.2.1功能概述
9.2.2查找表生成
9.2.3ROMIP核添加與配置
9.2.4板級調試
第10章存儲最重要——DDR3實例篇
10.1DDR3IP核配置與仿真
10.1.1DDR3IP核概述
10.1.2DDR3IP核配置
10.1.3DDR3IP核仿真
10.2基于在線邏輯分析儀調試DDR3數據讀寫
10.2.1功能概述
10.2.2DDR3控制器IP接口時序解析
10.2.3代碼解析
10.2.4在線邏輯分析儀配置
10.2.5在線邏輯分析儀調試
10.3基于UART命令的DDR3批量數據讀寫
10.3.1功能概述
10.3.2代碼解析
10.3.3板級調試
第11章我愿全速漂移——LVDS實例篇
11.1LVDS數據收發實例
11.1.1功能概述
11.1.2bitalign處理
11.1.3代碼解析
11.1.4裝配說明
11.1.5板級調試
11.2帶CRC校驗的LVDS數據收發實例
11.2.1功能概述
11.2.2CRC校驗基本原理
11.2.3CRC8檢驗代碼生成
11.2.4代碼解析
11.2.5板級調試
第12章實戰演練——綜合項目實例篇
12.1倒車雷達
12.1.1功能概述
12.1.2代碼解析
12.1.3板級調試
12.2波形發生器
12.2.1功能概述
12.2.2CORDIC的IP核配置與例化
12.2.3代碼解析
12.2.4板級調試
12.3工業現場監控界面設計
12.3.1功能概述
12.3.2代碼解析
12.3.3字符取模
12.3.4板級調試
第13章雕蟲小技——板級在線調試篇
13.1Vivado在線調試概述
13.2在線邏輯分析儀應用實例
13.2.1探測階段
13.2.2實現階段
13.2.3分析階段
13.3虛擬I/O應用實例
13.3.1探測階段
13.3.2實現階段
13.3.2分析階段
參考文獻 |
| 序： |
