 |
-- 會員 / 註冊 --
|
 |
|
|
|
實例講解 基于Quartus II的FPGA/CPLD數字系統設計快速入門 ( 簡體 字) |
| 作者：趙艷華,溫利,佟春明 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 45686
詢問書籍請說出此書號！【缺書】
NT售價： 295 元 |
| 出版日：1/1/2017 |
| 頁數：340 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121301568 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：前言
隨著EDA技術的發展，CPLD/FPGA器件在電子信息、通信、自動控制及計算機領域的應用已日漸普及。CPLD/FPGA器件的運用，能夠提升數字系統設計的集成度和自由度，并且有助于縮短開發周期。熟練運用CPLD/FPGA器件成為電子類工程師的必備技能。
EDA技術的初學者面臨著軟件操作復雜、理論知識和語法知識均需儲備、實驗開展需要熟悉硬件特征等問題，一本能夠輔助其順利開展入門學習與實踐的參考書籍顯得尤為重要。
本書第1章為EDA技術和CPLD/FPGA基本知識概述；第2~4章為VHDL基本語法介紹和設計實例講解；第5章為結合硬件實驗設備進行的基本設計實例；第6章是針對復雜時序邏輯的狀態機設計方法介紹；第7~9章詳細介紹了Quartus Ⅱ 9.0的開發流程和使用技巧，可供初學者進行基礎操作和入門學習；第10章為綜合性設計實例；第11章對康芯KX-DN系列EDA實驗系統進行簡要介紹。附錄簡明扼要地列出了VHDL硬件描述語言和Verilog HDL語言的語法要素和語法格式，供讀者在學習和實驗過程中速查參考。
本書針對EDA的初步學習的特點與需求，簡明扼要地介紹了EDA軟件Quartus Ⅱ 9.0的開發流程。除了基本操作流程，還對設計中常見的軟件問題進行了說明，能夠幫助讀者盡快掌握軟件使用方法。語法介紹方面，力求語言通俗易懂，簡單明了，易于初學者快速掌握。書中所選實驗實例均為易于進行測試和驗證，具有一定趣味性的實驗項目。
囿于作者水平，書中難免疏漏和不妥之處，懇請讀者不吝指正。
本書面向的是電子設計自動化（CPLD/FPGA應用）領域的學生和工程技術人員，包括：
● Quartus Ⅱ 9.0軟件的初級用戶；
● CPLD/FPGA的入門應用者；
● 具有一定基礎知識的數字系統設計愛好者；
● 高等院校相關專業的在校學生。
為了方便讀者學習，書中所有實例和練習的源文件，以及用到的素材都能夠從零點工作室網站下載。
本書由趙艷華、溫利、佟春明編著。其中第1章由楊麗麗、佟春明、龔麗農、溫利編寫，其余章節由趙艷華編寫，全書由趙艷華統稿。參加本書編寫的還有管殿柱、宋一兵、王獻紅、李文秋、談世哲、管玥、姜安寶、趙景波和周鵬。
感謝您選擇了本書，希望我們的努力對您的工作和學習有所幫助，也希望您把對本書的意見和建議告訴我們。
編著者 |
內容簡介：本書系統介紹了基于Quartus II 9.0的FPGA/CPLD數字系統設計，內容包括FPGA/CPLD基礎知識、VHDL基本語法介紹和設計實例、復雜時序邏輯的狀態機設計、結合硬件實驗設備的基本設計實例、Quartus II 9.0的開發流程和使用技巧、綜合性設計實例、EDA實驗系統以及VHDL硬件描述語言和VerilogHDL語言的語法要素和語法格式，供讀者在學習和實驗過程中速查參考。 |
目錄：第1章 可編程邏輯器件與EDA技術概述
1.1 EDA技術概述
1.1.1 EDA技術的起源及發展
1.1.2 EDA技術的主要內容
1.1.3 大規模可編程邏輯器件
1.1.4 硬件描述語言(HDL)
1.1.5 軟件開發工具
1.1.6 實驗開發系統
1.1.7 EDA技術的發展趨勢
1.2 EDA設計流程
1.2.1 EDA設計過程
1.2.2 EDA設計具體實現方法
1.3 CPLD/FPGA基本原理
1.3.1 可編程邏輯器件的發展
1.3.2 可編程邏輯器件的分類
1.3.3 FPGA的基本結構
1.3.4 CPLD的基本結構
1.3.5 CPLD和FPGA的比較
1.3.6 CPLD基本原理
1.3.7 FPGA結構原理
1.4 CPLD/FPGA器件的應用選擇
思考與練習
第2章 VHDL語言基礎
2.1 VHDL語言簡介
2.2 VHDL基本程序結構
2.2.1 實體（Entity）
2.2.2 結構體（Architecture）
2.2.3 庫（Library）和程序包（Package）
2.2.4 配置（Configuration）
2.3 VHDL語言描述方式
2.3.1 行為（Behavior）描述方式
2.3.2 數據流（Dataflow）描述方式
2.3.3 結構（Stucture）描述方式
2.4 VHDL程序描述
2.4.1 實體聲明（Entity Declaration）
2.4.2 結構體聲明與描述（Architecture Declaration and Description）
2.4.3 程序包（Package）
2.4.4 配置（Configuration）
2.4.5 庫（Library）
2.5 VHDL數據對象（Objects）
2.5.1 信號聲明與使用（Signal）
2.5.2 常量聲明與使用（Constants）
2.5.3 變量聲明與使用（Variables）
2.5.4 數據對象的比較
思考與練習
第3章 VHDL語法要素
3.1 VHDL基本數據類型
3.1.1 標量數據類型
3.1.2 復合數據類型
3.1.3 數據類型轉換
3.2 VHDL文字規則
3.2.1 數值表達
3.2.2 標識符
3.3 VHDL操作符
3.3.1 操作符的類型
3.3.2 操作符的優先級
思考與練習
第4章 VHDL語句
4.1 VHDL并行語句（Concurrent Statements）
4.1.1 并行信號賦值語句
4.1.2 進程語句
4.1.3 塊語句（Block Statement）
4.1.4 元件例化語句（Component Instantiation）
4.1.5 過程調用語句（Procedure Call）
4.1.6 生成語句（Generate Statement）
4.2 VHDL順序語句（Sequential Statements）
4.2.1 信號賦值和變量賦值語句（Signal and Variable Assignments）
4.2.2 IF語句（IF Statement）
4.2.3 CASE語句（CASE Statement）
4.2.4 NULL語句
4.2.5 LOOP語句
4.2.6 NEXT語句
4.2.7 EXIT語句
4.2.8 WAIT語句
4.2.9 RETURN語句
4.3 其他語句結構
4.3.1 子程序（Subprogram）
4.3.2 函數（Function）
4.3.3 過程（Procedure）
4.3.4 子程序重載（Subprogram Overload）
4.3.5 預定義屬性（Predefined Attributes）
思考與練習
第5章 基本邏輯電路設計實例
5.1 多路選擇器設計
5.1.1 4選1多路選擇器
5.1.2 數據分配器
5.2 譯碼/編碼器設計
5.2.1 3-8譯碼器
5.2.2 7段數碼管譯碼器
5.2.3 優先編碼器
5.2.4 二-十進制碼制轉換
5.3 計數器設計
5.3.1 基本計數器
5.3.2 可逆計數器
5.3.3 可預置計數器
5.4 微分電路設計
5.4.1 延遲電路
5.4.2 微分電路
5.4.3 同步計數器
5.5 分頻電路設計
5.5.1 整數分頻電路
5.5.2 2.5分頻電路
5.6 鍵盤去抖動電路設計
5.7 計數與顯示電路設計
思考與練習
第6章 狀態機設計
6.1 狀態機的設計與實現
6.1.1 狀態機的優點
6.1.2 VHDL語言中的狀態機設計種類
6.1.3 狀態機的結構
6.2 狀態機設計舉例
6.2.1 交通燈控制器的邏輯實現
6.2.2 單進程Moore狀態機
6.2.3 Mealy型有限狀態機
6.3 狀態機綜合設計實例
思考與練習
第7章 Quartus Ⅱ軟件操作指南
7.1 Quartus Ⅱ 9.0簡介
7.2 Quartus Ⅱ設計流程
7.2.1 建立新工程
7.2.2 設計輸入
7.2.3 分析與綜合
7.2.4 適配（Fitter）
7.2.5 全程編譯（Start Simulation）
7.2.6 時序仿真
7.2.7 電路觀察器（RTL Viewer）
7.2.8 打開原有工程
7.3 引腳分配與下載
7.3.1 引腳分配
7.3.2 編程與配置
7.4 Project Navigator（工程導航）與工程管理
7.4.1 【Hierarchy】標簽頁
7.4.2 【Files】標簽頁
7.4.3 工程文件管理
思考與練習
第8章 Quartus Ⅱ應用技巧
8.1 文本編輯器
8.1.1 【Files】菜單
8.1.2 文本編輯器編輯工具
8.2 原理圖編輯器(Block Diagram/Schematic File)
8.2.1 原理圖編輯工具欄
8.2.2 添加原理圖符號
8.2.3 導線繪制與命名
8.2.4 視圖切換
8.3 波形編輯器
8.3.1 波形編輯器界面
8.3.2 波形編輯工具欄
8.3.3 仿真設置
8.4 用原理圖輸入法進行設計
8.5 資源分配編輯器(Assignments Editor)
8.5.1 用戶界面和主要功能
8.5.2 引腳規劃器
8.6 工程設置
思考與練習
第9章 Quartus Ⅱ 綜合應用示例
9.1 LPM定制與應用
9.2 簡易正弦信號發生器設計
9.2.1 正弦信號發生器的構成
9.2.2 定制波形信息初始化文件
9.2.3 定制LPM_ROM
9.2.4 原理圖方式設計頂層實體
9.2.5 用例化語句完成頂層實體設計
9.3 SignalTap Ⅱ嵌入式邏輯分析儀的應用
9.3.1 SignalTap Ⅱ文件的建立
9.3.2 邏輯分析儀的使用操作
思考與練習
第10章 綜合設計項目
10.1 數字鐘設計
10.1.1 計時模塊
10.1.2 顯示控制
10.2 密碼鎖設計
10.3 電子樂曲播放器設計
10.3.1 音階分頻系數
10.3.2 音階頻率的產生
10.3.3 音長與樂譜的確定
10.3.4 樂譜播放控制
10.3.5 頂層設計
10.3.6 實現樂曲演奏的另一種方法
10.4 簡易電子琴設計
10.5 簡易信號發生器
10.6 投球游戲設計
10.6.1 游戲設計實現
10.6.2 自定義程序包
10.6.3 游戲控制器設計
10.6.4 游戲頂層設計
10.7 DS18B20溫度采集控制器
思考與練習
第11章 EDA/SOC實驗系統使用說明
11.1 教學實驗系統原理與使用介紹
11.1.1 B類插座實驗模塊可接插的10針雙插座
11.1.2 主系統其他接口說明
11.2 主控板模塊介紹
11.3 實驗系統各模塊簡介
11.3.1 4×4 16鍵鍵盤
11.3.2 4×4+8個單脈沖綜合鍵盤模塊
11.3.3 1個7段數碼顯示模塊和4個動態掃描顯示模塊
11.3.4 7位數碼管串行靜態顯示模塊
11.3.5 32位輸出顯示HEX模塊
11.3.6 32位輸入顯示HEX模塊
11.3.7 24位綜合鍵盤模塊
11.3.8 交通燈顯示模塊
11.3.9 動態掃描數碼顯示模塊
11.3.10 點陣式128×64液晶顯示模塊
11.3.11 字符式20×4液晶顯示模塊
11.3.12 800×480數字TFT彩屏液晶顯示模塊
11.3.13 雙通道DAC和ADC標準模塊
11.3.14 高速A/D和雙通道D/A模塊
11.3.15 高速12位SPI串行雙ADC模塊
11.3.16 8位+16位高分辨率ADC模塊
11.3.17 SPI串行接口高速ADC+DAC模塊
11.3.18 SD+PS2+RS232+VGA顯示接口模塊
11.3.19 電動機接口模塊
11.3.20 語音+數碼動態掃描模塊
附錄
附錄A VHDL語句格式速查
附錄B Verilog HDL語句格式速查
參考文獻 |
| 序： |
|
