-- 會員 / 註冊 --  
 帳號:
 密碼:
  | 註冊 | 忘記密碼
3/26 新書到! 3/19 新書到! 3/14 新書到! 12/12 新書到!
購書流程Q & A站務留言版客服信箱
3ds MaxMayaRhinoAfter EffectsSketchUpZBrushPainterUnity
PhotoShopAutoCadMasterCamSolidWorksCreoUGRevitNuke
C#CC++Java遊戲程式Linux嵌入式PLCFPGAMatlab
駭客資料庫搜索引擎影像處理FluentVR+ARANSYS深度學習
單晶片AVROpenGLArduinoRaspberry Pi電路設計CadenceProtel
HadoopPythonStm32CortexLabview手機程式AndroidiPhone
可查書名,作者,ISBN,3dwoo書號
詳細書籍分類

鎖相環技術原理及FPGA實現

( 簡體 字)
作者:杜勇類別:1. -> 電子工程 -> FPGA
譯者:
出版社:電子工業出版社鎖相環技術原理及FPGA實現 3dWoo書號: 44252
詢問書籍請說出此書號!

缺書
不接受訂購

出版日:5/1/2016
頁數:292
光碟數:0
站長推薦:
印刷:黑白印刷語系: ( 簡體 版 )
不接受訂購
ISBN:9787121287381
作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 
(簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證)
作者序:

譯者序:

前言:

為什么要寫這本書
1965年,英特爾聯合創始人戈登?摩爾(Gordon Moore)預測,計算機芯片的處理能力每兩年就會翻一番。盡管已經過去50多年,摩爾定律仍然有效。半導體行業的發展速度,以及摩爾定律的精準性預測一度連摩爾本人都感到無比驚奇!
2015年6月1日,英特爾宣布將以每股54美元的價格收購Altera,以此計算,此交易總價將達到167億美元,創造了英特爾并購歷史上金額最大的紀錄。一時間,傳聞四起,業內專家和媒體開始討論,FPGA計算機是否將成為可能?
無論你是否愿意,只要從事的是與電子及信息處理相關的行業,FPGA的地位已顯得越來越重要,它已成為電子行業的基本設計平臺之一!
無論多么高大上的技術,工程師要能夠熟練應用到自己的工程項目中,都必須深入了解每一個技術實現細節。所謂“九層之臺,起于壘土;合抱之木,生于毫末”。對于繁雜的技術實現方法,“各個擊破”是有效學習應用的不二法門。
自作者于4年前開始陸續出版數字通信技術的FPGA實現相關著作以來,通過郵件或博客的方式收到了廣大讀者的很多反饋意見。一些讀者直接通過郵件告知書中的內容對工作中提供的直接或間接的幫助;一些讀者提出了很多中肯的、有建設性的意見和建議;更多的讀者通過郵件或博客交流書中的相關設計問題。歸納起來,不少讀者的問題集中在數字鎖相環技術的設計及實現方面。在前幾本著作中,限于書中內容編排,對通信系統中最困難的鎖相環技術闡述得還不夠系統全面。目前市場上講解鎖相環技術的圖書,主要集中在講解鎖相環的基本工作原理,或介紹一些專門的鎖相環集成芯片,因此,將鎖相環的工作原理與FPGA實現結合起來討論,顯得十分必要。
作者在寫作本書的過程中,兼顧鎖相環技術的理論,以及工程設計過程的完整性,重點突出FPGA設計方法、結構、實現細節,以及仿真測試方法。在講解理論知識的時候,結合SystemView、MATLAB軟件仿真實例,重點從工程應用的角度進行介紹,主要介紹工程設計時必須掌握和理解的知識點,便于讀者盡快地找到理論與工程實現之間的結合點。在講解實例的FPGA實現時,不僅對所有實例給出了完整的程序代碼,并且從思路和結構上進行了詳細的分析和說明。根據作者的理解,針對一些似是而非的概念,結合工程實例的仿真測試加以闡述,希望能對讀者提供更多有用的參考。相信讀者按照書中講解的步驟完成一個個工程實例時,會逐步感覺到理論與工程實現之間完美結合的暢快。隨著讀者掌握的工程實現技能的提高,對鎖相環理論知識的理解也必將越來越深刻,當重新閱讀以前學過的原理時,頭腦里就更容易構建起理論知識與工程實踐之間的橋梁。

本書的內容安排
第1章首先介紹了FPGA的基本知識,以及Altera公司的主要器件。本章在介紹了FPGA的發展歷程、結構及工作原理等基本知識后,對本書所用到的設計語言及工具軟件進行了簡要介紹,主要包括Verilog HDL語言、Quartus II、MATLAB和SystemView軟件。所謂“工欲善其事,必先利其器”。之所以說是簡要介紹,因為這些開發工具本身的功能十分強大,每一種工具都有種類繁多的專門著述進行闡述。隨著工程師設計經驗的積累,設計水平的提高,越能更全面地掌握設計工具的特點,從而更好地發揮設計工具的性能,以最小的代價設計出理想的產品。好比一把寶劍,只有握在高手的手中才能發揮出最大的威力。
第2章介紹了FPGA數字信號處理基礎知識。數字信號在FPGA等硬件系統中實現時,因受寄存器長度的限制,不可避免地會產生有效字長效應。設計工程師必須了解字長效應對數字系統可能帶來的影響,并在實際設計中通過仿真來確定最終的量化位數、寄存器長度等內容。本章在詳細分析了字長效應在FPGA設計中的影響后,對幾種常用的運算模塊IP核進行介紹,討論了各IP核控制參數的設置方法。IP核在FPGA設計中的應用十分普遍,尤其是在數字濾波器等信號處理領域,采用設計工具提供的IP核進行設計,不僅可以提高設計效率,而且可以保證設計的性能。
第3章從鎖相環的組成講起,深入細致地探討鎖相環關注的信號特性,全面闡述VCO和乘法鑒相器的工作方式。隨后借用最簡單的反饋電路等基礎知識,逐步揭開鎖相環跟蹤信號相位的神秘面紗。最后通過SystemView軟件工具,詳細仿真分析了一階鎖相環的工作過程,全方位地了解鎖相環的工作機理。
第4章討論了一階鎖相環的FPGA實現方法。根據作者的學習經驗,這個階段最期望的一定不是再去理解什么原理公式,學習什么方法思路。好比初次接觸到羽毛球時,在網上看了一段中規中矩的教學視頻,又剛好買回一支炫麗的球拍,走進球場,實在沒有心情再聽老師講什么揮拍動作和擊球技巧,只想痛痛快快地上球場打上幾拍了。這一章,我們將完成一個完整的一階鎖相環電路的FPGA設計及仿真測試過程。
第5章又回到理論知識上來。學習的過程通常是學習(理論)—實踐(工程)—學習(理論)—實踐(工程)的循環反復過程,每一次循環都會帶來一次提高。前幾章,我們主要從環路基本概念的角度,對環路進行了分析和仿真,從而初步建立起對鎖相環路工作機理的認識。要深入研究鎖相環技術,必須建立環路的系統模型,而后采用數學方法對模型進行精確的分析。這一章我們從最基本的線性時不變系統知識開始,逐步建立起鎖相環路的數學模型,為后續的分析打下堅實的基礎。在建立模型的過程中,我們會發現,所有的知識,所有的公式其實都是在大學的一些基礎課程中學習過的。
第6章深入討論鎖相環中最關鍵的組成電路—環路濾波器。我們從最簡單的環路濾波器—RC低通濾波器開始,逐步理解環路濾波器對鎖相環路性能的決定性作用,并引出本書所研究的重點—由有源積分濾波器組成的理想二階環路。為了直觀說明環路濾波器對鎖相環路性能的影響,以及鎖相環路參數的設計方法,我們再次采用SystemView搭建了鎖相環路模型,并通過翔實的仿真數據來說明一些看似深奧的理論知識。
第7章開始討論工程上應用最多的理想二階環路的FPGA實現。前兩章講了一大堆枯燥的鎖相環原理,本質是說理想二階環具有相當優異的性能。我們在第4章已經對一階鎖相環的FPGA實現進行了詳細的討論,有了前面章節的基礎,就可以開始設計二階環的FPGA電路了,并且要通過FPGA設計后的仿真來驗證理論的正確性。二階鎖相環路相比一階環路來講,僅僅是多了一個環路濾波器。正是這個環路濾波器,尤其是理想環路濾波器,極大地改善了鎖相環路的性能。當我們深刻理解了環路的工作原理,并動手設計出傳說中的理想二階鎖相環電路時,會發現整個設計過程原來如此!
第8章再次回過頭來,靜心研究前面設計過程中還沒有解決的一些問題。經過第7章的學習,我們已經可以完成一個完整的理想二階鎖相環路的設計。但在設計過程中,仍有一些參數的取值沒有明確的依據,例如環路的固有振蕩頻率ωn該如何取值?環路的捕獲帶寬與捕獲時間如何設計?當環路中存在噪聲時(前面章節的設計都還沒有涉及這個問題,但噪聲又是電子系統中無法避免的),又該如何設計并計算環路的抗干擾性能呢?因此,在完成數字二階環的FPGA初步設計之后,我們需要再回過頭來更深入分析一下鎖相環路性能,最終找到鎖相環路參數的設計依據。
第9章是應用鎖相環實現信號解調的一個完整的工程應用實例。經過前面章節的討論,我們對鎖相環的理論知識、仿真、設計及FPGA實現都有了比較充分的認識。在無線通信技術中,在接收端,應用鎖相環獲取相干載波是最為廣泛的應用之一。本章以鎖相環解調PSK調制信號為例,應用前面章節討論得出的結論,完整地給出鎖相環的參數設計、仿真測試,以及FPGA實現過程。
關于FPGA開發環境的說明
眾所周知,目前兩大廠商Xilinx和Altera的產品占據全球90%以上的FPGA市場。可以說,在一定程度上正是由于兩家FPGA公司的相互競爭態勢,有力地推動了FPGA技術的不斷發展。雖然HDL的編譯及綜合環境可以采用第三方公司所開發的產品,如Modelsim、Synplify等,但FPGA器件的物理實現必須采用各自公司開發的軟件平臺,無法通用。Xilinx公司目前最新的開發工具為Vivado Design Suite套件,Altera公司目前的主流開發平臺是Quartus II系列套件。與FPGA開發平臺類似,HDL也存兩種難以取舍的選擇:VHDL和Verilog HDL。
如何選擇開發平臺以及HDL語言呢?其實,對于有志于從事FPGA技術開發的技術人員,選擇哪種平臺及HDL語言并不重要,因為兩種平臺具有很多相似的地方,精通一種HDL語言后,再學習另一種HDL語言也不是一件困難的事。通常來講,可以根據周圍同事、朋友、同學或公司的主要使用情況進行選擇,這樣在學習的過程中,可以很方便地找到能夠給你指點迷津的專業人士,從而加快學習進度。
本書采用的是Altera公司的FPGA器件作為開發平臺,采用Quartus II 12.1作為開發環境,采用Verilog HDL語言作為實現手段。由于Verilog HDL語言并不依賴于某家公司的FPGA產品,因此本書的Verilog HDL程序文件可以很方便地移植到Xilinx公司的FPGA產品上。如果程序中應用了IP核資源,兩家公司的IP核通常是不能通用的,這就需要根據IP核的功能參數,在另外一個平臺上重新生成IP核,或編寫Verilog HDL代碼來實現。
有人曾經說過,“技術只是一個工具,關鍵在于思想。”將這句話套用過來,對于本書來講,具體的開發平臺以及HDL語言只是實現數字通信技術的工具,關鍵在于設計的思路和方法。因此,讀者完全不必要過于在意開發平臺的差別,相信只要掌握本書所講述的設計思路和方法,加上讀者已經具備的FPGA開發經驗,采用任何一種FPGA平臺都可以很快地設計出滿足用戶需求的產品。
如何使用本書
本書在討論鎖相環的基本概念及工作原理時,主要用到了SystemView5.0版本軟件。關于SystemView5.0軟件的特點及使用方法在本書第1章進行了簡要介紹。SystemView軟件使用起來非常簡單,書中的實例也只用到了一些基本功能。如果讀者以前沒有使用過這款軟件的話,建議先用幾個小時了解一下其基本用法,這樣就可以動手對本書提供的實例程序運行仿真。當然,由于SystemView僅用來說明鎖相環的工作原理,因此,讀者也可以完全不去運行這些實例程序,只要理解書中提供的仿真結果即可。
相信大部分工科院校的學生和電子通信的從業人員對MATLAB軟件都會有一個基本的了解。由于它的易用性及強大的功能,已經成為數學分析、信號仿真、數字處理必不可少的工具。由于MATLAB具有大量專門針對數字信號處理的常用函數,如濾波器函數、傅里葉分析函數等,十分有利于對一些通信的概念及信號進行功能性仿真,因此,在具體講解某個實例時,通常會采用MATLAB作為仿真驗證工具。雖然書中的MATLAB程序相對比較簡單,主要應用一些數字信號處理函數進行仿真驗證,如果讀者沒有MATLAB的知識基礎,建議最好還是先簡單學習一下MATLAB的編程概念及基本語法。考慮到程序及函數的兼容性,書中所有MATLAB程序的開發驗證平臺均為MATLAB R2014a版軟件。
在講解具體的FPGA工程應用實例時,通常會先采用MATLAB對所需設計的工程進行仿真,一方面仿真算法過程及結果,另一方面生成FPGA仿真所需要的測試數據;然后在Quartus II平臺上編寫Verilog HDL程序對實例進行設計實現,為便于講述,通常會先討論程序的設計思路,或者先給出程序清單,再對程序代碼進行分析說明;完成程序編寫后,需要編寫TestBench測試激勵文件,根據所需產生輸入信號的種類,可以直接在TestBench文件中編寫代碼來產生輸入信號,也可以通過讀取外部文本文件的方式來產生輸入信號;接下來就可以采用ModelSim工具對Verilog HDL程序進行仿真,查看ModelSim仿真波形結果,并根據需要將仿真數據寫入外部文本文件中,通常還會對仿真波形進行討論,分析仿真結果是否滿足要求;如果ModelSim波形不便于精確分析測試結果,則需要再次編寫MATLAB程序,對ModelSim仿真結果數據進行分析處理,最終驗證FPGA設計的正確性。
本書主要以工程應用實例的方式講解鎖相環技術的原理及FPGA實現方法和步驟。書中所有實例均給出了完整的程序清單,限于篇幅,不同工程實例中的一些重復或相似的代碼沒有完全列出,隨書配套的網絡光盤上收錄了本書所有實例的源程序及工程設計資源,并按章節序號置于光盤根目錄下。本書在編寫工程實例時,程序文件均放置在“D:PllPrograms”的文件夾下,讀者可以先在本地硬盤下建立“D:PllPrograms”文件夾,而后將配套網絡光盤中的程序壓縮包解壓至該文件夾下,大部分程序均可直接運行。需要說明的是,在部分工程實例中,需要由MATLAB產生FPGA測試所需的文本數據文件,或者由MATLAB讀取外部文件進行數據分析,同時FPGA仿真的TestBench文件通常也需要從指定的路徑下讀取外部文件數據,或將仿真結果輸出到指定的路徑下。對于ModelSim仿真來講,作為測試輸入的文本文件必須放置在當前FPGA工程目錄下的“simulationmodelsim”路徑下。因此,讀者在用MATLAB生成測試數據后,需要將生成的文件復制到指定的路徑下,以獲取正確的仿真結果。
致謝
有人說,每個人都有他存在的使命,如果他的使命迷失了,也就失去了他存在的價值。不只是每個人,每件物品也都有其存在的使命。對于一本書來講,其存在的使命就是被閱讀,并給閱讀者帶來收獲。
作者在寫作本書的過程中查閱了大量的資料,在此對資料的作者及提供者表示衷心的感謝。由于寫作本書的緣故,重新閱讀一些經典的數字通信理論書籍時,再次深刻感受到前輩們嚴謹的治學態度和細致的寫作作風。
在此,感謝父母,多年來一直陪伴在我的身邊,由于他們的默默支持,使得我能夠在家里專心致志地寫作;感謝我的妻子劉帝英女士,她不僅是一位盡心盡職的優秀母親,也是一位嚴謹細致的科技工作者,同時也是本書的第一位讀者,在工作之余對本書進行了詳盡而細致的校對;四年前初次編寫數字通信的FPGA設計與實現系列圖書時,女兒才剛上小學,轉眼她已經上五年級了,她最愛看書和畫畫,小腦袋里裝著越來越多的她自己的想法。
FPGA技術博大精深,本書雖盡量詳細討論了鎖相環技術的原理及FPGA實現相關內容,仍感覺到難以詳盡闡述所有技術細節。相信讀者在實際工程應用中經過不斷的實踐、思考及總結,一定可以快速掌握其工程設計方法,提高應用FPGA進行工程設計的能力。由于作者水平有限,不足之處在所難免,敬請讀者批評指正。歡迎大家就相關技術問題進行交流,或對本書提出改進意見及建議。
為便于讀者交流,并及時發布相關資料及信息,本書特開設了交流博客,讀者也可以通過郵件與作者進行技術交流。

杜 勇
2016年4月
內容簡介:

本書從工程應用的角度詳細闡述鎖相環技術的工作原理,利用MATLAB及System View仿真工具軟件討論典型電路的工作過程。以Altera公司的FPGA為開發平臺,以Verilog HDL語言為開發工具,詳細闡述鎖相環技術的FPGA實現原理、結構、方法,以及仿真測試過程和具體技術細節,主要包括設計平臺及開發環境介紹、鎖相環跟蹤相位的原理、FPGA實現數字信號處理基礎、鎖相環路模型、一階環路的FPGA實現、環路濾波器與鎖相環特性、二階環路的FPGA實現、鎖相環路性能分析、鎖相測速測距的FPGA實現。

目錄:

第1章 設計環境及開發平臺介紹 1
1.1 FPGA基礎知識 2
1.1.1 基本概念及發展歷程 2
1.1.2 FPGA的結構和工作原理 4
1.1.3 FPGA在數字信號處理中的應用 12
1.2 Altera器件簡介 12
1.3 Verilog HDL語言簡介 15
1.3.1 HDL語言簡介 15
1.3.2 Verilog HDL語言特點 16
1.3.3 Verilog HDL程序結構 17
1.4 Quartus II開發套件 18
1.4.1 Quartus II開發套件簡介 18
1.4.2 Quartus II軟件的用戶界面 19
1.5 ModelSim仿真軟件 22
1.6 MATLAB軟件 24
1.6.1 MATLAB軟件介紹 24
1.6.2 MATLAB工作界面 24
1.6.3 MATLAB的特點及優勢 25
1.6.4 MATLAB與Quartus的數據交互 27
1.7 SystemView軟件 28
1.7.1 SystemView簡介 28
1.7.2 SystemView工作界面 29
1.8 小結—欲善其事先利其器 32
第2章 FPGA數字信號處理基礎 33
2.1 FPGA中數的表示 34
2.1.1 萊布尼茲與二進制 34
2.1.2 定點數表示 35
2.1.3 浮點數表示 36
2.2 FPGA中數的運算 40
2.2.1 加/減法運算 40
2.2.2 乘法運算 43
2.2.3 除法運算 44
2.2.4 有效數據位的計算 44
2.3 有限字長效應 47
2.3.1 字長效應的產生因素 47
2.3.2 A/D轉換的字長效應 48
2.3.3 系統運算中的字長效應 49
2.4 FPGA中的常用處理模塊 51
2.4.1 加法器模塊 51
2.4.2 乘法器模塊 53
2.4.3 除法器模塊 56
2.4.4 浮點運算模塊 57
2.5 小結—四個過橋人 59
第3章 鎖相環為什么能夠跟蹤相位 61
3.1 鎖相環的組成 62
3.1.1 關注信號的相位分量 62
3.1.2 VCO是一個積分器件 63
3.1.3 正弦鑒相器還是余弦鑒相器 65
3.1.4 環路濾波器的作用 68
3.2 從負反饋電路理解鎖相環 69
3.2.1 反饋電路的概念 69
3.2.2 負反饋電路的控制作用 70
3.2.3 鎖相環與基本負反饋電路的區別 71
3.2.4 分析鎖相環的工作狀態 72
3.3 最簡單的鎖相環 73
3.3.1 一階鎖相環的SystemView模型 73
3.3.2 確定VCO輸出的同相支路 74
3.4 鎖相環的基本性能參數 77
3.4.1 捕獲及跟蹤過程 77
3.4.2 環路的基本性能要求 78
3.5 分析一階環的基本參數 79
3.5.1 數學方法求解一階環 79
3.5.2 圖解法分析一階環工作過程 81
3.5.3 工程設計與理論分析的差異 82
3.5.4 遺忘的參數——鑒相濾波器截止頻率 85
3.6 小結——千條路與磨豆腐 87
第4章 一階鎖相環的FPGA實現 89
4.1 一階環的數字化模型 90
4.1.1 工程實例需求 90
4.1.2 數字鑒相器 91
4.1.3 數控振蕩器 92
4.1.4 計算環路增益 94
4.2 數字鑒相濾波器設計 95
4.2.1 FIR與IIR濾波器 95
4.2.2 MATLAB濾波器函數 97
4.2.3 FIR濾波器的MATLAB設計 100
4.2.4 量化濾波器系數 102
4.3 Verilog HDL代碼風格 105
4.3.1 文件接口聲明 105
4.3.2 變量的命名方式 106
4.3.3 模塊對齊方式 106
4.3.4 阻塞賦值和非阻塞賦值 107
4.3.5 注釋語句 107
4.4 一階環的Verilog HDL設計 108
4.4.1 新建FPGA工程 108
4.4.2 數字乘法器設計 110
4.4.3 低通濾波器設計 112
4.4.4 數控振蕩器設計 115
4.4.5 頂層文件設計 115
4.5 一階環的ModelSim仿真測試 119
4.5.1 MATLAB生成測試數據 119
4.5.2 編寫測試激勵文件 120
4.5.3 環路為什么不能鎖定 122
4.5.4 繼續仿真分析環路性能 125
4.6 小結—科學的方法 127
第5章 從線性方程到環路模型 129
5.1 線性時不變系統 130
5.1.1 線性系統的概念 130
5.1.2 時不變系統的概念 132
5.1.3 為什么研究線性時不變系統 132
5.2 信號的線性分解 133
5.2.1 信號的常用分解方法 133
5.2.2 分析的化身—歐拉 135
5.2.3 “e”是一個函數的極限 137
5.2.4 泰勒、麥克勞林與牛頓 139
5.2.5 上帝創造的公式—歐拉公式 141
5.3 從傅里葉級數到Z變換 142
5.3.1 溫室效應的發現者—傅里葉 142
5.3.2 傅里葉級數是一篇美妙的樂章 143
5.3.3 負頻率信號是什么信號? 147
5.3.4 傅氏變換與拉氏變換 151
5.3.5 Z變換—離散時間系統分析工具 153
5.3.6 如何判斷系統是否穩定 156
5.4 鎖相環路的模型 158
5.5 小結—喬布斯的演講 160
第6章 環路濾波器決定鎖相環特性 163
6.1 最簡單的環路濾波器—RC濾波器 164
6.1.1 RC低通濾波器的頻率特性 164
6.1.2 二階環路的傳輸函數 166
6.2 回顧二階線性電路 167
6.2.1 二階線性電路與鎖相環 167
6.2.2 固有振蕩頻率與阻尼系數 168
6.2.3 單位階躍信號的響應分析 169
6.3 RC濾波器二階環的SystemView仿真 172
6.3.1 RC濾波器鎖相環路模型 172
6.3.2 鎖定狀態與阻尼系數的仿真 174
6.4 反饋環路的穩定性分析 177
6.4.1 系統穩定與鎖相環穩定的關系 177
6.4.2 頻率特性與環路的穩定性關系 177
6.4.3 伯德圖分析方法 179
6.4.4 伯德圖分析RC二階環路的穩定性 180
6.4.5 二階環路的相位滯后是如何產生的 181
6.4.6 鑒相濾波器的影響 182
6.5 無源比例積分濾波器 184
6.5.1 頻率特性 184
6.5.2 環路的傳輸函數 185
6.5.3 環路穩定性分析及參數設計 186
6.5.4 環路的SystemView仿真 188
6.6 有源比例積分濾波器 189
6.6.1 頻率特性 189
6.6.2 環路的傳輸函數 191
6.6.3 環路穩定性分析及參數設計 193
6.6.4 環路的SystemView仿真 194
6.6.5 為什么穩態相差可以為零 196
6.7 小結—世界上最容易的事 198
第7章 二階環的FPGA實現 199
7.1 依據模擬環設計數字環 200
7.1.1 從模擬到數字——雙線性變換 200
7.1.2 環路濾波器的數字化 202
7.1.3 理想二階環的參數設計 203
7.1.4 理想二階環的Verilog HDL設計 205
7.2 FPGA實現后的仿真測試 208
7.2.1 環路增益對鎖定性能的影響 208
7.2.2 頻差對鎖定性能的影響 210
7.2.3 環路捕獲范圍測試 211
7.3 理想二階環的數字化 213
7.3.1 NCO的數字化模型 213
7.3.2 環路的數字化模型 214
7.4 模擬與數字環路的關聯 215
7.4.1 確定環路濾波器系數 215
7.4.2 增益與環路濾波器系數的關系 216
7.4.3 兩種系數計算方法比較 216
7.5 小結—芝諾與莊子的哲學 217
第8章 鎖相環的性能分析 219
8.1 捕獲性能 220
8.1.1 捕獲過程 220
8.1.2 捕獲帶與捕獲時間 221
8.1.3 輔助捕獲方法 222
8.2 跟蹤性能 224
8.2.1 環路的穩態相差 224
8.2.2 環路的頻率特性 225
8.2.3 調制跟蹤與載波跟蹤 228
8.2.4 兩種跟蹤方式的SystemView仿真 229
8.3 噪聲性能 237
8.3.1 噪聲情況下的環路模型 237
8.3.2 輸出相位噪聲方差 240
8.3.3 環路噪聲帶寬 241
8.3.4 環路信噪比 242
8.4 理想二階環設計公式 244
8.5 小結—興趣是最好的老師 245
第9章 鎖相環解調PSK信號的FPGA實現 247
9.1 PSK調制解調原理 248
9.1.1 PSK調制原理及信號特征 248
9.1.2 PSK信號的MATLAB仿真 249
9.1.3 鎖相環解調PSK原理 252
9.2 鎖相環路解調參數設計 254
9.2.1 總體性能參數設計 254
9.2.2 下變頻乘法器設計 256
9.2.3 下變頻低通濾波器設計 257
9.2.4 鑒相乘法器設計 259
9.2.5 數控振蕩器設計 260
9.2.6 環路濾波器設計 261
9.3 鎖相解調環的Verilog設計 262
9.3.1 頂層文件的Verilog設計 262
9.3.2 鑒相器的Verilog設計 264
9.3.3 環路濾波器的Verilog設計 265
9.4 鎖相解調環的仿真測試 266
9.4.1 環路捕獲范圍測試 266
9.4.2 NCO更新周期對環路增益的影響 267
9.5 小結—漁王的兒子 272
參考文獻 274
序: