 |
-- 會員 / 註冊 --
|
 |
|
|
|
博客藏經閣叢書：FPGA深度解析 ( 簡體 字) |
| 作者：樊繼明 陸錦宏 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：北京航空航天大學出版社 |  3dWoo書號： 41634
詢問書籍請說出此書號！【缺書】
NT售價： 195 元 |
| 出版日：5/22/2015 |
| 頁數：255 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787512417595 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：
《FPGA深度解析》是一本FPGA開發經驗總結式的書籍，以實例講解的方式詳細介紹了FPGA的概念、使用場景及開發流程，對FPGA的芯片架構做了詳細說明；同時，對FPGA的開發流程，包括可綜合RTL代碼的編寫及驗證、工具的綜合及布局布線、靜態時序分析等概念做了詳細分析。在此基礎上，還詳細介紹了FPGA常用處理模塊的設計，對重要的基礎性設計模塊，例如異步FIFO、高速SerDes接口以及高速LVDS的接收、抽取濾波器的設計等也進行了深入講解。
《FPGA深度解析》的內容全面、實用，講解通俗易懂，適合沒有形成FPGA設計思想概念但是有一定FPGA開發基礎的設計人員或者是對FPGA設計感興趣的讀者參考。
|
目錄：第 1 章 FPGA 簡介 1
1.1 什么是 FPGA1
1.1.1FPGA 簡述 1
1.1.2FPGA 與 MCU 芯片的區別 2
1.2FPGA 的應用場景 2
1.3FPGA 現狀 4
1.4 開發 FPGA 需要的 HDL 語言 5
1.5FPGA 設計流程 6
1.6 一個使用 FPGA 的經典實例 7
小結 8
第 2 章 FPGA 結構與片上資源 9
2.1FPGA 主要廠商 9
2.2FPGA 的結構 9
2.3 基于 LUT 的設計方法 11
2.4LE 與 LAB13
2.5 全局網絡 14
2.6 可配置 I/O17
2.7 內部存儲資源 23
2.8 實例： FPGA 是如何實現用戶設計的 24
2.9 其他資源 25
小結 25
第 3 章可綜合設計與仿真驗證 26
3.1RTL26
3.2 可綜合設計 26
3.2.1 整體結構 28
3.2.2 變量類型、時序邏輯與組合邏輯 28
3.2.3 運算符和條件語句 32
3.2.4 例化 36
3.2.5parameter 與 define37
3.3 仿真驗證 37
3.3.1 一個最簡單的 Testbench 驗證平臺實例 38
3.3.2 帶有比對功能和參考模型的驗證模型 41
3.4 與 Verilog 仿真器有關的一點知識 42
小結 45
第 4 章綜合、布局與布線 46
4.1 工作流程 46
4.2 綜合以及優化 47
4.2.1 綜合優化的概念 47
4.2.2RTL 代碼綜合優化思想 50
4.3 布局與布線 52
小結 59
第 5 章靜態時序分析 60
5.1 什么叫做靜態時序分析 60
5.2 時序分析模型 62
5.2.1 時序分析最基礎模型 62
5.2.2 芯片外部輸入 / 輸出時序分析模型 63
5.3 時序分析中的各項參數 66
5.3.1 概述 66
5.3.2 時序分析公式的推導 68
5.4 時序約束文件的編寫 69
5.5 實例：基于 Timequest 的時序約束和分析 76
5.5.1Timequest 使用簡介 76
5.5.2 如何閱讀時序報告 82
小結 86
第 6 章功耗控制 87
6.1CMOS 門電路簡介 87
6.2FPGA 功耗的構成 88
6.3 時鐘網絡及其功耗 90
6.4 門控時鐘 93
6.5 劃分時鐘區域 95
6.6RAM 的時鐘使能 96
6.7 使用雙沿觸發器 98
6.8CMOS 導通電流 98
6.9 減少供電電壓 99
6.10 改變 I/O 的終端方式 100
6.11 實例： FPGA 低功耗設計 101
小結 101
第 7 章跨時鐘域傳輸 102
7.1 實例：跨時鐘域處理 102
7.2 跨時鐘域的亞穩態現象 102
7.3 亞穩態的多徑傳輸 104
7.4 兩級觸發器同步器 106
7.5 多徑與多級寄存器同步鏈 108
7.6 組合邏輯信號的同步化 109
7.7 快時鐘域信號的同步化 110
7.8 多位信號的跨時鐘域處理 112
7.9 實際設計中規劃跨時鐘方案的重要性 116
小結 116
第 8 章復位電路 117
8.1 復位的用途 117
8.2 無復位電路 118
8.3 異步復位 119
8.4 實例：異步復位測試 122
8.5 同步復位 123
8.6 異步復位與同步撤離 125
8.7 復位網絡 127
8.8 多時鐘域復位方案 129
小結 130
第 9 章異步 FIFO 原理及使用 131
9.1 實例：異步 FIFO 的應用 131
9.2 同步 FIFO 與異步 FIFO132
9.3 異步 FIFO 設計思想 133
9.4 異步 FIFO 設計中的關鍵技術 135
9.4.1 異步 FIFO 讀 / 寫地址采樣 135
9.4.2FIFO 的深度 137
9.5 異步 FIFO 邏輯實現代碼 138
9.5.1 信號定義 138
9.5.2RTL 代碼 139
9.6 異步 FIFO 的讀 / 寫時鐘差別對格雷碼的影響 147
9.7FIFO 的應用注意事項 148
小結 149
第 10 章高效 SDRAM 控制器的設計 150
10.1SDRAM 簡介 150
10.1.1SDRAM 特點及其編址方式 150
10.1.2SDRAM 原理 152
10.2SDRAM 時序及操作特性 153
10.3 實例：高效 SDRAM 控制器設計 158
10.3.1SDRAM 控制器的設計思想 158
10.3.2SDRAM 控制器內部模塊設計 161
10.3.3SDRAM 控制器與 SDRAM 之間的芯片接口時序問題 173
小結 175
第 11 章高速 SerDes 接口設計 176
11.1 高速 SerDes 接口的原理及其系統組成 176
11.1.1SerDes 概述 176
11.1.2Cyclone IV GX 高速收發器系統框架 178
11.1.3 高速收發器時鐘架構 180
11.2 高速 SerDes 接口的電氣特性 182
11.3 動態可重配 IP184
11.4 實例：高速 SerDes 接口邏輯設計 187
11.4.1 設計需求 187
11.4.2 設計具體實現 188
小結 204
第 12 章常用數字信號處理的 FPGA 實現 205
12.1 模擬信號與數字信號 205
12.2 數字信號的定點表示方式 206
12.2.1 有符號和無符號的表示方法 206
12.2.2 定點化運算法則 208
12.3 實例： FFT 處理器在 FPGA 上的實現 213
12.3.1FFT 基本原理 213
12.3.2FFT 的信號流圖 215
12.4FFT 在 FPGA 中的實現 218
12.4.1FFT 的定點化 218
12.4.2FFT 的實現細節 219
12.5 實例：多速率抽取 / 插值濾波器在 FPGA 上的實現 222
12.5.1 多速率抽取濾波器的優化電路 222
12.5.2 多速率抽取濾波器的實現 223
小結 226
第 13 章高速 LVDS 信號的接收 227
13.1 什么是 LVDS 信號 227
13.2 實例：使用 FPGA 接收 LVDS 信號 228
13.3 采用 input delay 約束保證源同步接收的正確性 230
13.3.1 源同步輸入時序分析 230
13.3.2 使用 input delay 約束實現時序收斂 232
13.4 使用 iserdes 及調整采樣時鐘方式來接收高速 LVDS 信號 235
13.4.1 使用 iserdes 和 idelay 部件來接收高速 LVDS 信號的電路 235
13.4.2 具體實現結構 237
小結 245
第 14 章布局布線失敗怎么辦 246
14.1 布局布線失敗 246
14.2 找到設計的 hot spot247
14.3 解決布線擁塞問題 248
小結 256
參考文獻 257
|
| 序： |
|
