Verilog HDL»PFPGA¼Æ¦r¨t²Î³]p ( ²Åé ¦r) |
§@ªÌ¡GùªN ¥D½s ÃÓ¤O ¼B¤å¶W ¤ýsª¢ ±i¤j½Ã °Ñ½s | Ãþ§O¡G1. -> ¹q¤l¤uµ{ -> Verilog ¡@¡@¡@2. -> ¹q¤l¤uµ{ -> FPGA |
ĶªÌ¡G |
¥Xª©ªÀ¡G¾÷±ñ¤u·~¥Xª©ªÀ | 3dWoo®Ñ¸¹¡G 41382 ¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I¡i¯Ê®Ñ¡j NT°â»ù¡G 345 ¤¸ |
¥Xª©¤é¡G4/1/2015 |
¶¼Æ¡G384 |
¥úºÐ¼Æ¡G0 |
|
¯¸ªø±ÀÂË¡G |
¦L¨ê¡G¶Â¥Õ¦L¨ê | »y¨t¡G ( ²Åé ª© ) |
|
¥[¤JÁʪ«¨® ¢x¥[¨ì§Úªº³Ì·R (½Ð¥ýµn¤J·|û) |
ISBN¡G9787111489511 |
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç |
(²Åé®Ñ¤W©Òz¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, YŪªÌ»Ýn½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ) |
§@ªÌ§Ç¡G |
ĶªÌ§Ç¡G |
«e¨¥¡G§Þ³Nªº°ª³tµo®i¡A¤H̤w¸g¤£¦Aªö¥Î¦UºØ¥\¯à©T©wªº³q¥Î¤¤¡B¤p³W¼Ò¶°¦¨¹q¸ô©M¹q¸ô¹Ï¿é¤J¤èªk³]p¼Æ¦r¨t²Î¡A¦Ó¬O¼sªx¦aªö¥Îµw¥ó´yz»y¨¥¹ï¼Æ¦r¹q¸ôªº¦æ¬°¶i¦æ«Ø¼Ò¡A¦}¨Ï¥Î¹q¤l³]p¦Û°Ê¤Æ¡]Electronic Design Automation¡AEDA¡^³n¥ó¦Û°Ê¦a¹ï©Ò³]pªº¹q¸ô¶i¦æÀu¤Æ©M¥é¯u¡AµM¦Z¨Ï¥ÎÅÞ¿èºî¦X¤u¨ã±N³]pÂà¤Æ¦¨ª«²z¹ê²{ªººôªí¤å¥ó¡A³Ì¦Z¥Î¥i½sµ{ÅÞ¿è¾¹¥ó©ÎªÌ±M¥Î¶°¦¨¹q¸ô (Application Specific Integrated Circuit¡AASIC)§¹¦¨¼Æ¦r¨t²Î¡C¦]¦¹¡A´x´¤µw¥ó´yz»y¨¥¡BEDA§Þ³N©M¥i½sµ{ÅÞ¿è¾¹¥ó¤w¦¨¬°·í¤µ¼Æ¦r¨t²Î³]pªÌªº«n¥ô°È¡C
¥Ø«e¡A²Å¦XIEEE¼Ð·Çªºµw¥ó´yz»y¨¥¡]Hardware Description Language¡AHDL¡^¦³VHDL©MVerilog HDL¡C¨âªÌªºÀ³¥Î¼sªx¡A³£¯à°÷³q¹Lµ{§Ç´yz¹q¸ôªº¥\¯à¡A±q¦Ó¶i¦æ¼Æ¦r¹q¸ôªº³]p¡C¥Ñ¤_Verilog HDL¦bASIC³]p»â°ì¥e¦³«nªº¦a¦ì¡A¦}¥B¥¦¬O¦bC»y¨¥ªº°ò¦¤Wµo®i°_¨Óªº¡A»yªk¸û¦Û¥Ñ¡A©ö¾Ç©ö¥Î¡A¦]¦¹¥»®Ñ¿ï¨úVerilog HDL¶i¦æ¹q¸ô³]p¡C¦P®É¡A¥»®ÑÁÙ¤¶²Ð¤FModelSim³n¥ó©MQuartus II³n¥óªº¨Ï¥Î¤èªk¡AŪªÌ¥i¥H¨Ï¥Î¥¦Ì¶i¦æ¥é¯u©Mºî¦XVerilog HDL¥N½X¡C
¥»®Ñ¬O§@ªÌ®Ú¾Ú¦h¦~ªº±Ð¾Ç¬ì¬ã¸gÅç¥H¤Î«ü¾É¾Ç¥Í°Ñ¥[¥þ°ê¹q¤l³]pÄvÁɸgÅç½s¼g¦Ó¦¨ªº¡C¦b¤º®e¤W¡A±N¼Æ¦rÅÞ¿è³]p©MVerilog HDL¦³¾÷µ²¦X¦b¤@°_¡A¤è«KŪªÌ§Ö³t¶i¤J²{¥N¼Æ¦rÅÞ¿è³]p»â°ì¡C«ö·Ó¡§¼Æ¦rÅÞ¿è³]p°ò¦¡BVerilog HDL«Ø¼Ò§Þ³N¡B¥i½sµ{ÅÞ¿è¾¹¥óªºµ²ºcì²z¡BEDA³]p¤u¨ã³n¥ó¡B¼Æ¦r¹q¸ô¨t²Î³]p¹ê½î¡¨ªºÅé¨tµ²ºc½s¼g¡C¬°¤FÅý¤j®a§ó®e©ö´x´¤Verilog HDLª¾ÃÑ¡A¥»®Ñ¦b¤¶²Ð¼Æ¦r¹q¸ô³]pªº¹Lµ{¤¤¦CÁ|¤FVerilog HDLªº«Ü¦h¨Òµ{¡A¦}°²©wŪªÌ¨S¦³¥ô¦ó¼Æ¦rÅÞ¿è°ò¦ª¾ÃÑ¡C
¡@¡@¥þ®Ñ¦@11³¹¡Cº¥ý¤¶²Ð¤F¼Æ¦rÅÞ¿è¹Bºâ¡BÅÞ¿èªù¡B²Õ¦X¹q¸ô³]pµ¥°ò¦ª¾ÃÑ¡A±µµÛ«ÂI¤¶²Ð¤FVerilog HDL°ò¦ª¾ÃÑ»P«Ø¼Ò¤èªk¡A¹ïª¬ºA¾÷ªº«Ø¼Ò¤èªk¶i¦æ¤F²`¤J°Q½×¡FµM¦Z°Q½×¦UºØ¥i½sµ{ÅÞ¿è¾¹¥óªº²Õ¦¨¡Bµ²ºc¯SÂI©M¶}µo¬yµ{¡A¥H¤ÎQuartus II³n¥óªº¨Ï¥Î¤èªk©MÀRºA®É§Ç¤ÀªR¤èªk¡F³Ì¦Z³q¹L¤j¶qªº¨Òµ{¤¶²ÐVerilog HDL¦b¼Æ¦r¨t²Î³]p¤è±ªºÀ³¥Î¡A¦³§U¤_ŪªÌ²z¸Ñ®Ñ¤¤ªº°ò¥»·§©À¦}´x´¤±q²³æ¹q¸ô¨ì´_Âø¼Ò¶ôªº³]p§Þ³N¡C
¥»®Ñ¤O¨D°µ¨ì³q«U©öÀ´¡A¾A±Ð¾A¾Ç¡C¬°¤è«KŪªÌ¾Ç²ß¡A¨C³¹¶}ÀY§¡¦³¡§¥»³¹¥Øªº¡¨¡A¤¶²Ð¸Ó³¹±Nn¾Ç²ßªº¥Dn¤º®e¡A¨C³¹¦Z±§¡¦w±Æ¦³¤pµ²¡A³¡¤À³¹¸`¦Z±°t¦³²ßÃD¡C²z½×¾Ç²ßn©M¤W¾÷¹êÅç¬Ûµ²¦X¡A±q²Ä7³¹¶}©l³q¹Lºë¿ïªº¨Òµ{¶i¦æ¤Þ¾É¡AŪªÌ¥i¥H«ö·Ó³o¨Ç¨Òµ{¶i¦æ¹ê»Ú¾Þ§@¡A±NHDL¥N½X¡§¼g¤J¡¨FPGAªä¤ù¡A¹ï³]pªº¹q¸ô¶i¦æ¹ê»Ú´ú¸Õ¡A¥H¤è«KŪªÌ´x´¤FPGA¶}µoªº¾ãÓ¬yµ{¡C
¡@¡@°Ñ¥[¥»®Ñ½s¼g¤u§@ªº¦³µØ¤¤¬ì§Þ¤j¾ÇªºÃ¹ªN¡]²Ä1¡B2¡B3¡B4¡B5³¹¡^¡B±i¤j½Ã¡]²Ä6¡B7³¹¡Bªþ¿ýC¡^¡BÃÓ¤O¡]²Ä8¡B10³¹¡^¡B¤ýsª¢¡]²Ä9³¹¡^©M´ò¥_¤j¾Çªº¼B¤å¶W¡]²Ä11³¹¡Bªþ¿ýA¡BB¡^µ¥¡AùªN¾á¥ô¥D½s¡At³d¥þ®Ñªºµ¦¹º¡B²Õ´¾ã²z©M©w½Z¤u§@¡C
¡@¡@¥»®Ñ¦b½s¼g¹Lµ{¤¤¡A±o¨ì¤FµØ¤¤¬ì§Þ¤j¾Ç¹q¤u¹q¤l¬ì§Þ³Ð·s°ò¦aªº¤j¤O¤ä«ù¡F±o¨ì¤FµØ¤¤¬ì§Þ¤j¾Ç¡§±Ð¾Ç§ï²¤uµ{¡¨±Ð§÷«Ø³]°òª÷¸ê§U¡FÁÙ±o¨ì±dµØ¥ú±Ð±Âªº¼ö±¡¤ä«ù©M¹ªÀy¡A¦b¦¹ªí¥Ü°J¤ßªº·PÁ¡C
¥Ñ¤_§@ªÌª¾ÃѤô¥¦³¡A®Ñ¤¤Ãø§K¦³²¨º|¡B¤£§´©Î¿ù»~¤§³B¡A·q½Ð¦U¦ì±M®a¡B¦P¦æ©MŪªÌ§åµû«ü¥¿¡C±z¥i¥H³q¹LLuojiewh@gmailúPcomµ¹§@ªÌµo°e¶l¥ó¡A§ÚÌ·|¾\Ū©Ò¦³¨Ó«H¡A¦}ºÉ¥i¯àºÉ§Ö¦^´_¡C
½sªÌ
2014¦~11¤ë |
¤º®e²¤¶¡GVerilog HDL©MFPGA¶}µo¤Jªù¥²Åª ¥»®Ñ±N¼Æ¦r¹q¸ôì²z©MVerilog HDL¦³¾÷¦aµ²¦X¦b¤@°_¡A¤è«KŪªÌ§Ö³t¦a´x´¤¼Æ¦rÅ޿誺°ò¦ª¾ÃÑ©MVerilog HDL«Ø¼Ò¤èªk¡A´x´¤¥ÎEDA³n¥ó³]p¼Æ¦r¨t²Îªº§Þ¥©¡C¥»®Ñ¤£¶Èª`«°ò¦ª¾ÃѪº¤¶²Ð¡A¦Ó¥B¤O¨D¦VŪªÌ¨t²Î¦aÁ¿¸ÑVerilog HDL¦b¼Æ¦r¨t²Î³]p¤è±ªº¹ê»ÚÀ³¥Î¡A¬O§@ªÌ¦h¦~±Ð¾Ç¹ê½î¸gÅ窺µ²´¹¡C ¥»®Ñ¾A¦X§@¬°¹q¤l¡B¹q®ð¡Bpºâ¾÷©M³q«H±M·~¥»¬ì¼Æ¦r¹q¸ô½Òµ{±Ð§÷¡A¤]¥i¥H§@¬°¹q¤l§Þ³N½Òµ{³]p¡B¹q¤l³]p¤jÁÉ¡B¼Æ¦r¨t²Î³]pªº§Þ³N°Ñ¦Ò®Ñ¡C¹ï¤_·Qn°ò¤_FPGA±q¨ÆÅÞ¿è¹q¸ô³]p¬ÛÃö¤u§@ªº¤H¡A¥»®Ñ¤]¬OÓµ´¨Îªº¤Jªù±Ð§÷¡C ¥»®Ñ¥ß¨¬¼Æ¦r¹q¸ô²z½×°ò¦¡A¦}¥Bª`«¼Æ¦rÅÞ¿è³]p¹ê½î¡C ªö¥ÎQuartus¢º9.1³n¥ó¥»O¡A©Ò¦³µ{§Ç³£³q¹L¤FAltera DE2¶}µoªOªºµw¥ó´ú¸Õ¡C ¥»®Ñ¹ê¨ÒÂ×´I¡A¬°ÅªªÌ¾Ç²ßVerilog HDL©MFPGA¶}µo´£¨Ñ¤F¤j¶qÂ×´Iªº¼ÒªO¡C ¥»®Ñ°t®M±Ð»²¸ê®Æ»ô¥þ¡A«K¤_¦Ñ®v¶}³]·s½Òµ{¡C |
¥Ø¿ý¡G«e¨¥
±Ð¾Ç«Øij
²Ä¤@½g¼Æ¦r¨t²Î°ò¦
²Ä1³¹¼Æ¦rÅÞ¿è³]p°ò¦/
1úP1¼Æ¦r¹q¸ôªºµo®i¾ú¥v¤Î¤ÀÃþ/
1úP2ÅÞ¿è¹Bºâ¤ÎÅÞ¿èªù/
1úP2úP1°ò¥»ÅÞ¿è¹Bºâ¤Î¹ïÀ³ªºÅÞ¿èªù/
1úP2úP2±`¥Î´_¦XÅÞ¿è¹Bºâ¤Î¹ïÀ³ªºÅÞ¿èªù/
1úP2úP3¶°¦¨ÅÞ¿èªù¹q¸ô²¤¶/
1úP2úP4¤TºAªù/
1úP3ÅÞ¿è¥N¼Æªº°ò¥»¤½¦¡©M³W«h/
1úP3úP1ÅÞ¿è¥N¼Æªº°ò¥»¤½¦¡/
1úP3úP2ÅÞ¿è¥N¼Æªº°ò¥»³W«h/
1úP3úP3°ò¥»¤½¦¡ªºÀ³¥Î/
1úP4ÅÞ¿è¨ç¼Æªº¥N¼Æ¤Æ²ªk/
1úP5ÅÞ¿è¨ç¼Æªº¥d¿Õ¹Ï¤Æ²ªk/
1úP5úP1³Ì¤p¶µªº©w¸q©M©Ê½è/
1úP5úP2ÅÞ¿è¨ç¼Æªº³Ì¤p¶µªí¹F¦¡/
1úP5úP3¥Î¥d¿Õ¹Ïªí¥ÜÅÞ¿è¨ç¼Æ/
1úP5úP4¥Î¥d¿Õ¹Ï¤Æ²ÅÞ¿è¨ç¼Æ/
1úP5úP5¥Î¥d¿Õ¹Ï¤Æ²§tµLÃö¶µªºÅÞ¿è¨ç¼Æ/
1úP6²Õ¦XÅÞ¿è¹q¸ô³]p/
1úP6úP1²Õ¦XÅÞ¿è¹q¸ô³]pªº¤@¯ë¨BÆJ/
1úP6úP2²Õ¦XÅÞ¿è¹q¸ô³]pÁ|¨Ò/
¤pµ²/
²ßÃD/
²Ä2³¹Verilog HDL¤Jªù»P¥\¯à¥é¯u/
2úP1µw¥ó´yz»y¨¥Â²¤¶/
2úP1úP1µw¥ó´yz»y¨¥ªº°_·½/
2úP1úP2µw¥ó´yz»y¨¥ªº¯SÂI/
2úP2Verilog HDLµ{§Çªº°ò¥»µ²ºc/
2úP2úP1Verilog HDLµ{§Çªº°ò¥»·§z/
2úP2úP2²³æVerilog HDLµ{§Ç¹ê¨Ò/
2úP3ÅÞ¿è¥\¯àªº¥é¯uÅçÃÒ¹Lµ{/
2úP3úP1¿EÀy¶ô/
2úP3úP2¥é¯u¹Lµ{²¤¶/
2úP4ModelSim¥é¯u³n¥óªº¨Ï¥Î/
2úP4úP1³Ð«Ø¤u§@¥Ø¿ý/
2úP4úP2¿é¤J·½¤å¥ó/
2úP4úP3«Ø¥ß¤u§@®w/
2úP4úP4½sĶ³]p¤å¥ó/
2úP4úP5±N³]p¤å¥ó¸ü¤J¥é¯u¾¹/
2úP4úP6¹B¦æ¥é¯u¾¹/
2úP5Verilog HDL¥\¯à¥é¯u±`¥Î©R¥O/
2úP5úP1¨t²Î¥ô°È/
2úP5úP2½sĶ¾¹«ü¥O/
¤pµ²/
²ßÃD/
²Ä3³¹Verilog HDL°ò¦»yªk»P²Õ¦XÅÞ¿è¹q¸ô«Ø¼Ò/
3úP1Verilog HDL°ò¥»»yªk³W«h/
3úP1úP1µüªk³W©w/
3úP1úP2ÅÞ¿èȶ°¦X/
3úP1úP3±`¶q¤Î¨äªí¥Ü/
3úP1úP4¼Æ¾ÚÃþ«¬/
3úP2Verilog HDLªù¯Å«Ø¼Ò/
3úP2úP1¦h¿é¤Jªù/
3úP2úP2¦h¿é¥Xªù/
3úP2úP3¤TºAªù/
3úP2úP4ªù¯Å«Ø¼ÒÁ|¨Ò/
3úP3Verilog HDL¼Æ¾Ú¬y«Ø¼Ò»P¹Bºâ²Å/
3úP3úP1¼Æ¾Ú¬y«Ø¼Ò/
3úP3úP2ªí¹F¦¡»P¾Þ§@¼Æ/
3úP3úP3¹Bºâ²Å/
3úP3úP4¹Bºâ²ÅªºÀu¥ý¯Å§O/
3úP4²Õ¦X¹q¸ôªº¦æ¬°¯Å«Ø¼Ò/
3úP5¤À¼h¦¸ªº¹q¸ô³]p¤èªk/
3úP5úP1³]p¤èªk/
3úP5úP2¼Ò¶ô¹ê¨Ò¤Þ¥Î»y¥y/
3úP6±`¥Î²Õ¦X¹q¸ô¤Î¨ä³]p/
3úP6úP1½s½X¾¹/
3úP6úP2¤G¶i¨îĶ½X¾¹/
3úP6úP3¤C¬qÅã¥ÜĶ½X¾¹/
3úP6úP4¤G¶i¨î¼Æ»P8421 BCD½XªºÂà´«/
¤pµ²/
²ßÃD/
²Ä4³¹®É§ÇÅÞ¿è¹q¸ô«Ø¼Ò/
4úP1Âê¦s¾¹/
4úP1úP1°ò¥»SRÂê¦s¾¹/
4úP1úP2ªù±±DÂê¦s¾¹/
4úP1úP3ªù±±DÂê¦s¾¹ªºVerilogHDL«Ø¼Ò/
4úP2®É§Ç¹q¸ô«Ø¼Ò°ò¦/
4úP2úP1ªý¶ë«¬½áÈ»y¥y©M«Dªý¶ë«¬½áÈ»y¥y/
4úP2úP2¨Æ¥ó±±¨î»y¥y/
4úP3IJµo¾¹/
4úP3úP1DIJµo¾¹ªºÅÞ¿è¥\¯à/
4úP3úP2¦³²M¹s¿é¤J©M¹w¸m¿é¤JªºDIJµo¾¹/
4úP3úP3¦³¨Ï¯àºÝªºDIJµo¾¹/
4úP3úP4DIJµo¾¹¤Î¨äÀ³¥Î¹q¸ôªºVerilog HDL«Ø¼Ò/
4úP4±H¦s¾¹©M²¾¦ì±H¦s¾¹/
4úP4úP1±H¦s¾¹¤ÎVerilog HDL«Ø¼Ò/
4úP4úP2²¾¦ì±H¦s¾¹¤ÎVerilog HDL«Ø¼Ò/
4úP4úP3²¾¦ì±H¦s¾¹ªºÀ³¥Î¹q¸ô/
4úP5¦P¨Bp¼Æ¾¹/
4úP5úP1¦P¨Bp¼Æ¾¹ªº³]p/
4úP5úP2¦P¨Bp¼Æ¾¹ªºVerilog HDL«Ø¼Ò/
4úP6Verilog HDL¨ç¼Æ»P¥ô°Èªº¨Ï¥Î/
4úP6úP1¨ç¼Æ»¡©ú»y¥y/
4úP6úP2¥ô°È»¡©ú»y¥y/
4úP7m§Ç¦C½X²£¥Í¹q¸ô³]p/
¤pµ²/
²ßÃD/
²Ä5³¹¦³ª¬ºA¾÷³]p/
5úP1ª¬ºA¾÷ªº°ò¥»·§©À/
5úP1úP1ª¬ºA¾÷ªº°ò¥»µ²ºc¤ÎÃþ«¬/
5úP1úP2ª¬ºA¾÷ªºª¬ºA¹Ïªí¥Üªk/
5úP1úP3ª¬ºA¾÷ªº³]p¨BÆJ/
5úP2°ò¤_Verilog HDLªºª¬ºA¾÷´yz¤èªk/
5úP2úP1ª¬ºA¹Ïªº«Ø¥ß¹Lµ{/
5úP2úP2ª¬ºA¹Ïªº´yz¤èªk/
5úP3ª¬ºA¾÷³]p¤¤ªºÃöÁä§Þ³N/
5úP3úP1ª¬ºA½s½X/
5úP3úP2®ø°£¿é¥XºÝ²£¥Íªº¤ò¨ë/
5úP3úP3¨Ï¥ÎOneúQHot½s½X¤è®×³]pª¬ºA¾÷/
5úP4ª¬ºA¾÷³]pÁ|¨Ò/
5úP4úP1¨T¨®§À¿O±±¨î¹q¸ô³]p/
5úP4úP2¤Q¦r¸ô¤f¥æ³q¿O±±¨î
¹q¸ô³]p/
¤pµ²/
²ßÃD/
²Ä6³¹¥i½sµ{ÅÞ¿è¾¹¥ó/
6úP1·§z/
6úP1úP1PLDªº¾ú¥v/
6úP1úP2PLD¶}µo¬yµ{²¤¶/
6úP1úP3PLD¾¹¥óªº²Å¸¹/
6úP2²³æ¥i½sµ{ÅÞ¿è¾¹¥ó/
6úP2úP1PLA/
6úP2úP2PAL/
6úP3´_Âø¥i½sµ{ÅÞ¿è¾¹¥ó/
6úP3úP1CPLDªº°ò¥»µ²ºc/
6úP3úP2ÅÞ¿è¶ô/
6úP3úP3I/O¶ô/
6úP3úP4¥i½sµ{¤º³¡¤¬³s½u¸ê·½/
6úP4²{³õ¥i½sµ{ªù°}¦C/
6úP4úP1FPGA¹ê²{ÅÞ¿è¨ç¼Æªº°ò¥»ì²z/
6úP4úP2FPGAªº¤@¯ëµ²ºc/
6úP4úP3°ò¤_LUTªºÅÞ¿è¶ô/
6úP4úP4¥i½sµ{¥¬½u¸ê·½/
6úP4úP5I/O¶ô/
¤pµ²/
²ßÃD/
²Ä¤G½g¼Æ¦r¨t²Î³]p¹ê½î
²Ä7³¹FPGA¶}µo¤u¨ãªº¨Ï¥Î/
7úP1Quartus II³n¥ó¤¶²Ð/
7úP1úP1Quartus II 9úP1³n¥ó¥D¬É±/
7úP1úP2Quartus IIªº³]p¬yµ{/
7úP1úP3USBúQBlaster ÅX°Ê¦w¸Ë/
7úP2°ò¤_ì²z¹Ïªº¹q¸ô¥é¯u/
7úP2úP1«Ø¥ß·sªº³]p¶µ¥Ø/
7úP2úP2¿é¤J¹q¸ôì²z¹Ï/
7úP2úP3½sĶ³]p¶µ¥Ø/
7úP2úP4¥é¯uÅçÃÒ³]p¶µ¥Ø/
7úP2úP5¤ÀªR«H¸¹ªº©µ¿ð¯S©Ê/
7úP2úP6¹êÅç¥ô°È/
7úP3°ò¤_Verilog HDLªº¹q¸ô³]p»P¹ê²{/
7úP3úP1¥b¥[¾¹ªº³]p»PVerilog HDL«Ø¼ÒÁ|¨Ò/
7úP3úP2¿é¤J³]p¤å¥ó/
7úP3úP3«Ø¥ß·sªº³]p¶µ¥Ø/
7úP3úP4½sĶ³]p¤å¥ó/
7úP3úP5¥é¯uÅçÃÒ³]p¶µ¥Ø/
7úP3úP6¤À°t¤Þ¸}/
7úP3úP7¹ï¥Ø¼Ð¾¹¥ó½sµ{»Pµw¥ó¹q¸ô´ú¸Õ/
7úP3úP8¨Ï¥Î¹q¸ôºôªíÆ[¹î¾¹¬d¬Ý¹q¸ô¹Ï/
7úP3úP9¹êÅç¥ô°È/
7úP4°ò¤_ì²z¹Ï©MVerilog HDLªº¼h¦¸¤Æ³]p/
7úP4úP1½s½X¡BĶ½X¡BÅã¥Ü¹q¸ô/
7úP4úP2«Ø¥ß·sªº³]p¶µ¥Ø/
7úP4úP3¿é¤JHDL©³¼h¤å¥ó¦}§¹µ½ì²z¹Ï/
7úP4úP4¤À°t¤Þ¸}¦}½sĶ³]p/
7úP4úP5¥é¯uÅçÃÒ³]p¶µ¥Ø/
7úP4úP6¹ï¥Ø¼Ð¾¹¥ó½sµ{»Pµw¥ó¹q¸ô´ú¸Õ/
7úP4úP7¹êÅç¥ô°È/
7úP5´O¤J¦¡ÅÞ¿è¤ÀªR»öSignalTap IIªº¨Ï¥Î/
7úP5úP1SignalTap IIªº¹ê²{ì²z»P¨Ï¥Î¬yµ{/
7úP5úP2SignalTap IIªº°ò¥»¨Ï¥Î¤èªk/
7úP5úP3¹êÅç¥ô°È/
7úP6§»¥\¯à¼Ò¶ôªº½Õ¥Î/
7úP6úP1p¼Æ¾¹¼Ò¶ôLPM_COUNTERªº°t¸m»P½Õ¥Î/
7úP6úP2´O¤J¦¡Âê¬ÛÀô¼Ò¶ôALTPLLªº°t¸m»P½Õ¥Î/
7úP6úP3¥ý¶i¥ý¥X¼Ò¶ôFIFOªº°t¸m»P½Õ¥Î/
7úP6úP4¦sÀx¾¹¼Ò¶ôLPM_ROMªº°t¸m»P½Õ¥Î/
7úP6úP5¹êÅç¥ô°È/
7úP7¦bQuartus II¤¤½Õ¥ÎModelSim¶i¦æ¥é¯u/
7úP7úP1¼ªk¾¹¼Ò¶ôLPM_MULTªº°t¸m»P½Õ¥Î/
7úP7úP2¥é¯u¬yµ{/
7úP7úP3¹êÅç¥ô°È/
¤pµ²/
²Ä8³¹¼Æ¦r¹q¸ô»P¨t²Îªº³]p¹ê½î/
8úP1ÅܼÒp¼Æ¾¹³]p/
8úP1úP1¥\¯àn¨D/
8úP1úP2³]p¤ÀªR/
8úP1úP3ÅÞ¿è³]p/
8úP1úP4³]p¹ê²{/
8úP1úP5¹êÅç¥ô°È/
8úP2²¾°ÊÅã¥Ü¦r²Åªº³]p/
8úP2úP1¥\¯àn¨D/
8úP2úP2³]p¤ÀªR/
8úP2úP3ÅÞ¿è³]p/
8úP2úP4³]p¹ê²{/
8úP2úP5¹êÅç¥ô°È/
8úP3¤ÀÀW¾¹³]p/
8úP3úP1¥\¯àn¨D/
8úP3úP2³]p¤ÀªR/
8úP3úP3ÅÞ¿è³]p/
8úP3úP4³]p¥é¯u/
8úP3úP5¹ê»Ú¹B¦æµ²ªG/
8úP3úP6¹êÅç¥ô°È/
8úP4Äx²yÄvÁÉ30¬í©w®É¾¹³]p/
8úP4úP1¥\¯àn¨D/
8úP4úP2³]p¤ÀªR/
8úP4úP3ÅÞ¿è³]p/
8úP4úP4³]p¹ê²{/
8úP4úP5¹êÅç¥ô°È/
8úP5¦h¥\¯à¼Æ¦rÄÁ³]p/
8úP5úP1¥\¯àn¨D/
8úP5úP2³]p¤ÀªR/
8úP5úP3¼Æ¦rÄÁ¥DÅé¹q¸ôÅÞ¿è³]p/
8úP5úP4¥\¯àÂX®i¹q¸ôÅÞ¿è³]p/
8úP5úP5³»¼h¹q¸ô³]p/
8úP5úP6¹êÅç¥ô°È/
8úP6ÀW²vp³]p/
8úP6úP1¥\¯àn¨D/
8úP6úP2³]p¤ÀªR/
8úP6úP3ÅÞ¿è³]p/
8úP6úP4³»¼h¹q¸ô³]p/
8úP6úP5¹êÅç¥ô°È/
8úP7DDS¨ç¼Æ«H¸¹µo¥Í¾¹ªº³]p/
8úP7úP1¥\¯àn¨D/
8úP7úP2DDS²£¥Íªi§Îªºì²z/
8úP7úP3³]p¤ÀªR/
8úP7úP4³»¼h¹q¸ô³]p/
8úP7úP5³]p¹ê²{/
8úP7úP6D/AÂà´«¹q¸ô¤Î©ñ¤j¹q¸ô³]p/
8úP7úP7¹êÅç¥ô°È/
8úP8¦³ª¬ºA¾÷¹êÅç/
8úP8úP1¥\¯àn¨D/
8úP8úP2³]p¤ÀªR/
8úP8úP3ÅÞ¿è³]p/
8úP8úP4³]p¹ê²{/
8úP8úP5¹êÅç¥ô°È/
¤pµ²/
²Ä9³¹ÀRºA®É§Ç¤ÀªR¤u¨ãTimeQuestªº¨Ï¥Î/
9úP1ÀRºA®É§Ç¤ÀªR°ò¦/
9úP1úP1¦P¨B¸ô®|ªº¤ÀªR/
9úP1úP2²§¨B¸ô®|ªº¤ÀªR/
9úP1úP3¥~³¡¦P¨B¸ô®|ªº¤ÀªR/
9úP1úP4¤£¦Pªº®É§Ç¼Ò«¬/
9úP2TimeQuest®É§Ç¤ÀªR¾¹ªº¨Ï¥Î/
9úP2úP1TimeQuestªº¨Ï¥Î¬yµ{/
9úP2úP2¨â¯Å¬y¤ô½u¼ªk¾¹³]p/
9úP2úP3³]©w®É§Çn¨D/
9úP2úP4¥þ½sĶ¦}§¹¦¨¥¬§½¥¬½u/
9úP2úP5ÅçÃҮɧÇ/
¤pµ²/
²Ä10³¹²§¨B¦ê¤f³q«H¤ÎUART¹ê²{/
10úP1UART±µ¤f¹ê²{ì²z/
10úP1úP1¦ê¦æ³q«Hªº·§©À/
10úP1úP2°ò¥»ªºUART³q«H¨óij/
10úP2UART±µ¤f¼Ò¶ôªº¼h¦¸¤Æ³]p/
10úP2úP1UART±µ¤fªº¥\¯à¼Ò¶ô¹º¤À/
10úP2úP2°t¸m¤å¥ó/
10úP2úP3³»¼h¼Ò¶ôªº¥\¯à´yz/
10úP2úP4±µ¦¬¼Ò¶ôªº¥\¯à´yz/
10úP2úP5µo°e¼Ò¶ôªº¥\¯à´yz/
10úP2úP6ªi¯S²vÅÜ´«¼Ò¶ôªº¥\¯à´yz/
10úP2úP7·L³B²z¾¹±µ¤f¼Ò¶ôªº¥\¯à´yz/
10úP3¹ïUART±µ¤f¼Ò¶ôªº¥\¯à¥é¯u/
10úP3úP1¹ï±µ¦¬¼Ò¶ôªº¥\¯à¥é¯u/
10úP3úP2¹ïµo°e¼Ò¶ôªº¥\¯à¥é¯u/
10úP3úP3¹ïªi¯S²vÅÜ´«¼Ò¶ôªº¥\¯à¥é¯u/
10úP3úP4¹ï·L³B²z¾¹±µ¤f¼Ò¶ôªº¥\¯à¥é¯u/
10úP3úP5¹ïUART±µ¤f¼Ò¶ôªº¥\¯à¥é¯u/
10úP4ÅÞ¿èºî¦X»P®É§Ç¥é¯u/
10úP5¤U¸ü»PÅçÃÒ´ú¸Õ/
10úP5úP1ÅçÃÒ¨t²Î·§z/
10úP5úP2ÅçÃÒµ²ªG/
¤pµ²/
²Ä11³¹VGA±µ¤f±±¨î¾¹ªº³]p/
11úP1VGA±µ¤f¼Ð·Ç©M±µ¤f¹q¸ô/
11úP1úP1VGA±µ¤f¼Ð·Ç/
11úP1úP2VGA±µ¤f¹q¸ô/
11úP2VGA±m±ø«H¸¹µo¥Í¾¹/
11úP2úP1¥\¯àn¨D/
11úP2úP2³]p¤ÀªR/
11úP2úP3ÅÞ¿è³]p/
11úP2úP4³»¼h¹q¸ô³]p/
11úP2úP5¹ï¥Ø¼Ð¾¹¥ó½sµ{»Pµw¥ó¹q¸ô´ú¸Õ/
11úP2úP6¨Ï¥ÎSignal Tap IIÆ[¹îVGA¤u§@®É§Ç/
11úP2úP7¹êÅç¥ô°È/
11úP324¦ì¦ì¹ÏÅã¥Ü/
11úP3úP1¥\¯àn¨D/
11úP3úP2³]p¤ÀªR/
11úP3úP3ÅÞ¿è³]p/
11úP3úP4³»¼h¹q¸ô³]p/
11úP3úP5¹ï¥Ø¼Ð¾¹¥ó½sµ{»Pµw¥ó¹q¸ô´ú¸Õ/
11úP3úP6¹êÅç¥ô°È/
¤pµ²/
ªþ¿ýAVerilog HDLÃöÁä¦r/
ªþ¿ýB±`¥ÎFPGA¶}µoªO¤¶²Ð/
ªþ¿ýCCyclone II¨t¦C¾¹¥óµ²ºc/
°Ñ¦Ò¤åÄm/ |
§Ç¡G |