3dwoo大學簡體電腦書店
小哥Cadence Allegro PCB軟件操作技巧260例(配視頻教程)
( 簡體 字)
作者:李文慶類別:1. -> 電子工程 -> 電路設計 -> Cadence
出版社:電子工業出版社小哥Cadence Allegro PCB軟件操作技巧260例(配視頻教程) 3dWoo書號: 54847
詢問書籍請說出此書號!
有庫存
NT售價: 445
出版日:7/1/2021
頁數:296
光碟數:0
站長推薦:
印刷:黑白印刷語系: ( 簡體 字 )
ISBN:9787121414121 加入購物車加到我的最愛 (請先登入會員)
(簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證, 繁體書的下載亦請直接連絡出版社)
實例1 創建原理圖器件 1
實例2 創建多邏輯器件 7
實例3 創建原理圖工程 12
實例4 添加和排序原理圖頁面 13
實例5 設置原理圖頁面顏色和背景視圖 14
實例6 設置原理圖頁面大小 16
實例7 添加及刪除原理圖器件庫 17
實例8 放置原理圖器件 18
實例9 旋轉及翻轉原理圖器件 18
實例10 繪制原理圖 19
實例11 給原理圖器件重新編號 21
實例12 去掉原理圖位號下的橫線 23
實例13 批量添加或更改封裝屬性值 24
實例14 在Capture中添加器件特殊屬性 25
實例15 在原理圖中顯示封裝信息 27
實例16 添加和刪除頁碼符號 28
實例17 快速編輯更新原理圖器件 30
實例18 輸入特殊的管腳名稱 31
實例19 在原理圖中繪制正方形和圓形圖案 31
實例20 快速查找原理圖器件和網絡 32
實例21 給原理圖器件添加ROOM屬性 33
實例22 設置原理圖和PCB交互設計的選項 34
實例23 生成網絡表及常見錯誤解析 34
實例24 統計原理圖中的器件數量 36
實例25 統計原理圖中的管腳數量 37
實例26 輸出PDF格式原理圖 38
實例27 輸出物料清單 38
實例28 輸出低版本原理圖文件 40
實例29 設置備份原理圖 41
實例30 繪制層次原理圖 41
實例31 進行原理圖DRC(Design Rule Check) 44
實例32 制作表貼焊盤 45
實例33 制作通孔焊盤 48
實例34 設置封裝庫路徑 49
實例35 制作不規則焊盤 50
實例36 制作VIA16D8過孔 53
實例37 創建盲埋孔(方式一) 54
實例38 創建盲埋孔(方式二) 58
實例39 手動制作SOP8表貼封裝 59
實例40 向導制作LQFP48L表貼封裝 63
實例41 向導制作BGA256-2727表貼封裝 66
實例42 向導制作DIP40-600插件封裝 69
實例43 制作不規則封裝 71
實例44 給封裝添加高度屬性 72
實例45 替換封裝焊盤 72
實例46 更新封裝焊盤 73
實例47 制作金手指封裝 73
實例48 建立Format封裝文件 74
實例49 自動對封裝管腳重新編號 75
實例50 介紹常用文件格式 76
實例51 講解Class和Subclass 77
實例52 設置快捷鍵 80
實例53 可定義的快捷鍵有哪些 81
實例54 演示手勢命令 81
實例55 創建10層“.brd”格式的PCB文件 83
實例56 手動建立板框 86
實例57 調整PCB Editor工具欄 87
實例58 導入DXF Outline文件 88
實例59 導出DXF Outline文件 90
實例60 Outline(輪廓)倒角 91
實例61 快速更改Subclass的顏色 92
實例62 快速顯示和關閉所有Subclass層 93
實例63 設置小窗口布局 94
實例64 添加和刪除PCB層疊 95
實例65 設置光標顯示方式 96
實例66 去除光標拖影 97
實例67 設置焊盤空心顯示 97
實例68 實心顯示DRC標識 97
實例69 更改默認的高亮顯示顏色 98
實例70 設置自動保存PCB 99
實例71 顯示和隱藏原點標識 100
實例72 更改原點位置(方式一) 100
實例73 更改原點位置(方式二) 101
實例74 調節顏色的顯示亮度 101
實例75 顯示和隱藏網絡名 102
實例76 設置Mils單位精度為4位小數 103
實例77 消除設置Mils單位精度為4位小數時的警告 104
實例78 Z-Copy Route Keepin區域 104
實例79 Z-Copy Package Keepin區域 105
實例80 導入OrCAD原理圖網絡表 105
實例81 解析常見的網絡表導入錯誤 106
實例82 恢復PCB Editor默認界面 107
實例83 介紹約束管理器(Constraint Manager,CM) 108
實例84 設置物理規則 112
實例85 創建差分對物理規則 113
實例86 設置過孔及優先級 114
實例87 創建Power Net Class 115
實例88 快速設置單根網絡線寬 116
實例89 創建DDR差分對 117
實例90 創建間距規則 118
實例91 快速設置單根網絡間距 119
實例92 設置區域規則 119
實例93 繪制區域 120
實例94 快速更改區域所賦予的規則 121
實例95 設置銅皮和阻焊的DRC間距 122
實例96 開啟檢查器件是否沖突規則 123
實例97 開啟檢查過孔和通孔管腳重疊規則 123
實例98 設置過孔與表貼焊盤重疊時不報錯 124
實例99 設置排阻Xnet器件模型 125
實例100 設置網絡走線的實際物理長度限制規則 126
實例101 創建Xnet和刪除Xnet 127
實例102 創建DDR數據線等長組 132
實例103 設置規則開關 134
實例104 設置及顯示“Plan” 136
實例105 常見的DRC標識說明 137
實例106 錄制Script文件 141
實例107 快速放置封裝 142
實例108 設置“Overlap components by”復選框 143
實例109 根據坐標放置器件 144
實例110 添加Mark點封裝 145
實例111 設置常用布局柵格 145
實例112 顯示布局相關子分類 146
實例113 將器件45°旋轉 147
實例114 將模塊整體旋轉 147
實例115 設置器件默認放置在Bottom層 148
實例116 鏡像單個器件或模塊 148
實例117 “fix”和“unfix”命令 149
實例118 查找器件 150
實例119 一次性移動不規則區域內的所有器件 150
實例120 高亮對象 151
實例121 在PCB中移動封裝的單個管腳 151
實例122 在PCB中顯示器件的值 153
實例123 在PCB中切換器件封裝 153
實例124 在PCB中直接編輯焊盤 155
實例125 創建與打散器件組 155
實例126 設置移動器件時不顯示飛線 156
實例127 通過“ix”和“iy”命令平移器件 157
實例128 繪制Package Keepout區域 157
實例129 批量更新封裝 158
實例130 “Refresh Symbol Instance”功能 158
實例131 快速交換器件位置 159
實例132 對齊器件 160
實例133 測量器件間距 162
實例134 布局模塊復用 163
實例135 走線命令選項 166
實例136 設置任意角度走線 167
實例137 自動替換已有走線 167
實例138 群組走線 168
實例139 快速顯示和隱藏局部飛線 171
實例140 設置差分對過孔間距 171
實例141 差分對走線技巧 173
實例142 蛇形線走線技巧 173
實例143 差分對內部等長走線技巧 175
實例144 實時顯示走線長度條 176
實例145 批量更改線寬 178
實例146 批量更改走線層 178
實例147 自動平滑優化走線 179
實例148 優化命令選項 180
實例149 快速復制走線和過孔 181
實例150 設置飛線的顏色 183
實例151 扇出DDR3 184
實例152 終端顯示飛線 185
實例153 添加陣列過孔 186
實例154 給網絡賦予顏色 187
實例155 “color”命令使用技巧 188
實例156 替換單個過孔 188
實例157 批量替換過孔 189
實例158 讓走線在兩個焊盤之間自動居中 190
實例159 添加T點 190
實例160 刪除T點 192
實例161 設置T點的相關顯示 192
實例162 剪斷走線 193
實例163 添加“Ratsnest_Schedule”屬性 194
實例164 快速調整相位 195
實例165 0 mil顯示整板走線 196
實例166 繪制漸變線 197
實例167 自動修改差分對線寬和間距 198
實例168 快速添加和刪除淚滴 199
實例169 設置Datatips 201
實例170 開啟“Net Logic”功能 202
實例171 設置自動等長繞線 202
實例172 消除走線小拐角 204
實例173 自動將走線拐角變為弧形 204
實例174 鋪銅 205
實例175 繪制Route Keepout區域 206
實例176 設置Route Keepout區域走線不報錯 207
實例177 動態銅皮與靜態銅皮的區別 207
實例178 快速更改銅皮網絡 208
實例179 合并銅皮 208
實例180 鏤空銅皮及快速恢復鏤空區域 209
實例181 編輯銅皮輪廓 210
實例182 設置“shape_rki_autoclip”復選框 211
實例183 設置全局銅皮為十字花連接 212
實例184 設置單塊銅皮為十字花連接 212
實例185 為管腳單獨添加十字花連接屬性 213
實例186 轉換銅皮形態 214
實例187 快速拖拉銅皮輪廓 215
實例188 分割銅皮 216
實例189 將銅皮快速復制到其他層 219
實例190 刪除死銅 220
實例191 將銅皮換層 221
實例192 繪制網格狀銅皮 222
實例193 對銅皮進行外擴和內縮調整 223
實例194 設置銅皮優先級 224
實例195 顯示和隱藏銅皮 225
實例196 解決無法更新銅皮的問題 225
實例197 繪制四周為圓角的銅皮 227
實例198 繪制屏蔽罩區域 228
實例199 設置文本參數 228
實例200 批量更改位號尺寸 229
實例201 調整位號位置 229
實例202 添加文本絲印 230
實例203 在PCB中繪制圓形絲印 231
實例204 快速查看PCB連通情況 231
實例205 刪除單端走線和多余過孔 232
實例206 添加和刪除尺寸標注 233
實例207 標注圓的半徑 234
實例208 更改鉆孔符號及生成鉆孔表 234
實例209 取消高亮顯示PCB中的所有對象 235
實例210 輸出低版本的PCB文件 236
實例211 自定義報表 236
實例212 快速重命名PCB文件 238
實例213 生成板層截面圖 238
實例214 演示3D Viewer 239
實例215 PCB輸出PDF文件 240
實例216 設置PCB Gerber 241
實例217 對Gerber Film文件夾進行排序設置 248
實例218 使用Gerber快速查看視圖 250
實例219 生成Gerber制板文件 251
實例220 解決無法輸出Gerber文件的問題 252
實例221 輸出坐標文件 253
實例222 無盤化輸出“.art”文件 253
實例223 加密PCB文件 254
實例224 解決鉆孔表重疊的問題 254
實例225 復用參數 255
實例226 導出及復用封裝 256
實例227 雙單位顯示測量結果 257
實例228 忽略DRC標識 258
實例229 快速恢復DRC標識 258
實例230 設置DRC標識的大小 258
實例231 設置默認打開空PCB文件 259
實例232 設置雙擊直接打開“.dsn”文件 259
實例233 設置雙擊直接打開“.brd”文件 260
實例234 無法關聯PCB文件的解決辦法 261
實例235 添加和刪除Subclass 261
實例236 快速查看整板管腳數量 262
實例237 設置靜態銅皮在走線末端的避讓形狀 263
實例238 使用“Slide”命令快速將拐角變為弧形 264
實例239 將CAD板框閉合成“Shape”屬性 265
實例240 打散“Shape”屬性板框 266
實例241 設置飛線的顯示方式 266
實例242 設置“In_line”選項 267
實例243 雙區域顯示PCB 268
實例244 隱藏“Visibility”側邊欄中的Film文件 268
實例245 設置“display_nohilitefont”復選框 269
實例246 自動變更到當前層走線 270
實例247 設置畫面移動速度 271
實例248 替換特定范圍內的焊盤 272
實例249 “Temp Group”命令的使用 272
實例250 取消記憶線寬功能 273
實例251 設置網絡走線使用的過孔數量 274
實例252 設置“No_Drc”屬性 274
實例253 在PCB中按ROOM屬性值放置器件 275
實例254 在PCB中按頁放置器件 275
實例255 開啟PCB預覽功能 276
實例256 使用軌跡進行走線 277
實例257 直接在PCB中查看焊盤尺寸 277
實例258 將走線過孔復制到另一個PCB 278
實例259 多人分工設計同一個PCB 279
實例260 批量剪斷走線 283
本書根據編著者多年的高速PCB設計經驗編寫,以實用、高效為原則,結合編著者的設計習慣,針對OrCAD Capture原理圖設計、PCB封裝制作、PCB前處理、約束管理器設置、PCB布局、PCB布線、PCB鋪銅、PCB后處理、輸出光繪文件等一系列流程中用到的技巧進行詳細講解。本書內容源于實際工作項目中的設計需要,側重于快速掌握軟件操作,提高軟件操作效率,以及解決項目設計過程中碰到的疑難問題,在內容編排上盡可能避免單純的菜單翻譯,從而讓讀者迅速掌握Cadence Allegro軟件的操作。本書可供PCB設計工程師、硬件工程師、項目負責人及其他相關電子技術工作者參考,也可作為高等院校相關專業的教材。
Cadence Allegro軟件平臺是美國Cadence公司推出的EDA設計平臺,是目前PCB設計領域流行的EDA工具,其功能強大,是眾多公司進行EDA設計的首選軟件。Cadence Allegro軟件提供了良好的工作接口和強大完善的功能,為當前高速、高密度、多層的復雜PCB設計布線提供了完美的解決方案。
Cadence Allegro軟件平臺具有如下優勢:
(1)使用的公司多,應用范圍廣,基于該平臺設計的高速產品多。
(2)Cadence Allegro軟件中的Constraint Manager(約束管理器)擁有非常完善的規則設置,用戶按要求設定好布線規則后,即可達到設計要求,從而節約人工檢查時間,提高工作效率。
(3)OrCAD Capture工具是業界使用較多的繪制原理圖工具,能夠生成數十種網絡表格式,并可導入其他PCB設計軟件中使用。
(4)提供非常強大的復用功能,能極大地縮短設計時間。
(5)可以多人同時處理一個PCB,即將板子劃分成若干個區域,讓多人同時設計。
(6)擁有強大的走線、Hug功能,以及后期優化的完善功能,可為用戶提供方便、快捷的服務。
本書內容源于實際工作項目,以實用、高效為原則,結合編著者的設計習慣,針對OrCAD Capture原理圖設計、PCB封裝制作、PCB前處理、約束管理器設置、PCB布局、PCB布線、PCB鋪銅、PCB后處理、輸出光繪文件等一系列流程中用到的技巧進行詳細講解,側重于快速掌握軟件操作,提高軟件操作效率,以及解決在項目設計過程中碰到的疑難問題,在內容編排上盡可能避免單純的菜單翻譯,從而讓讀者迅速掌握Cadence Allegro軟件的操作。
建議讀者先掃描此處的二維碼,完整觀看其中的字幕版視頻教程。在對整個軟件操作有了系統了解后,再結合書籍進行軟件操作學習。此外,也可掃描附在實例標題后的二維碼,觀看與此實例對應的軟件操作視頻。
由于編著者水平有限,加之時間倉促,書中難免存在不妥之處,敬請廣大讀者批評指正。
pagetop