-- ·|­û / µù¥U -- ¡@
¡@±b¸¹¡G
¡@±K½X¡G
¡@ | µù¥U | §Ñ°O±K½X
3/26 ·s®Ñ¨ì¡I 3/19 ·s®Ñ¨ì¡I 3/14 ·s®Ñ¨ì¡I 12/12 ·s®Ñ¨ì¡I
ÁʮѬyµ{¡EQ & A¡E¯¸°È¯d¨¥ª©¡E«ÈªA«H½c
¢x 3ds Max¢x Maya¢x Rhino¢x After Effects¢x SketchUp¢x ZBrush¢x Painter¢x Unity¢x
¢x PhotoShop¢x AutoCad¢x MasterCam¢x SolidWorks¢x Creo¢x UG¢x Revit¢x Nuke¢x
¢x C#¢x C¢x C++¢x Java¢x ¹CÀ¸µ{¦¡¢x Linux¢x ´O¤J¦¡¢x PLC¢x FPGA¢x Matlab¢x
¢x Àb«È¢x ¸ê®Æ®w¢x ·j¯Á¤ÞÀº¢x ¼v¹³³B²z¢x Fluent¢x VR+AR¢x ANSYS¢x ²`«×¾Ç²ß¢x
¢x ³æ´¹¤ù¢x AVR¢x OpenGL¢x Arduino¢x Raspberry Pi¢x ¹q¸ô³]­p¢x Cadence¢x Protel¢x
¢x Hadoop¢x Python¢x Stm32¢x Cortex¢x Labview¢x ¤â¾÷µ{¦¡¢x Android¢x iPhone¢x
¥i¬d®Ñ¦W,§@ªÌ,ISBN,3dwoo®Ñ¸¹
¸Ô²Ó®ÑÄy¤ÀÃþ

«i´±ªºªä¦ñ§Aª±ÂàXilinx FPGA

( ²Åé ¦r)
§@ªÌ¡G§d«p¯èÃþ§O¡G1. -> ¹q¤l¤uµ{ -> FPGA
ĶªÌ¡G
¥Xª©ªÀ¡G²MµØ¤j¾Ç¥Xª©ªÀ«i´±ªºªä¦ñ§Aª±ÂàXilinx FPGA 3dWoo®Ñ¸¹¡G 47959
¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I

¡i¯Ê®Ñ¡j
NT°â»ù¡G 295 ¤¸

¥Xª©¤é¡G12/1/2017
­¶¼Æ¡G355
¥úºÐ¼Æ¡G0
¯¸ªø±ÀÂË¡G
¦L¨ê¡G¶Â¥Õ¦L¨ê»y¨t¡G ( ²Åé ª© )
¥[¤JÁʪ«¨® ¢x¥[¨ì§Úªº³Ì·R
(½Ð¥ýµn¤J·|­û)
ISBN¡G9787302474272
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç
(²Åé®Ñ¤W©Ò­z¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, ­YŪªÌ»Ý­n½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ)
§@ªÌ§Ç¡G

ĶªÌ§Ç¡G

«e¨¥¡G

FPGA§Þ³N¦b·í«eªº¹q¤l³]­p»â°ì¶V¨Ó¶V¤õ¼ö¡AÁöµM¥¦ªº¦¨¥»ÁÙ¬O°ª°ª¦b¤W¡A¦ý¬O¥¦µ¹¹q¤l¨t²Î©Ò±a¨Óªº¤£¥i­­¶qªº³t«×©M±a¼e¥H¤Î¦bÆF¬¡©Ê¡B¤p«¬©Ê¤è­±ªºÀu¶Õ¡A¶V¨Ó¶V¬°¹ï©Ê¯à­n¨D°ª¡B°¾­«©w¨î¤Æ»Ý¨Dªº¶}µoªÌ©Ò«C·ý¡C¦]¦¹¡A¶V¨Ó¶V¦hªº¹q¤l¤uµ{®v©M¹q¤l±M·~¦b®Õ¾Ç¥Í§Æ±æ¯à°÷´x´¤³oªù§Þ³N¡C¦Ó¤@ªù¹q¤l§Þ¯àªº´x´¤¡A³æ¾Ì´X¥»ªì¯Å¤Jªù±Ð§÷¬O«Ü§xÃøªº¡Cµ§ªÌµ²¦X¦Û¨­ªº¾Ç²ß¸g¾ú¡A¬°¼s¤j¾Ç²ßªÌ¶q¨­¥´³y¤F°ò¤_§C¦¨¥»¡B°ª©Ê»ù¤ñªºXilinx Spartan 6 FPGA¾¹¥óªºµw¥ó¶}µo¾Ç²ß¥­»O¡C°ò¤_³o­Ó¥­»O¡A°t®M¥»±Ð§÷ªº¦UºØ°ò¦·§©ÀÄÄÄÀ©M¨Òµ{Á¿¸Ñ¡A¬Û«H¥i¥HÀ°§UŪªÌ§Ö³t´x´¤³o¤@ªù·s§Þ³N¡C

¥»®Ñ¦@¤À¬°¥H¤U9³¹¡C

²Ä1³¹¬O°ò¦¤¤ªº°ò¦¡AÁ¿­z¥i½sµ{¾¹¥óªº¤@¨Ç°ò¥»·§©À¤Î¨ä¥D­nÀ³¥Î»â°ì¡B¬Û¤ñ¤_¶Ç²Î§Þ³NªºÀu¶Õ©M¶}µo¬yµ{¡C
²Ä2³¹±qFPGA¶}µo¥­»Oªº¹q¸ôªO³]­p¤J¤â¡A¤¶²ÐFPGAªO¯Åµw¥ó¹q¸ô³]­p­nÂI¡A¥H¤Î¥»®Ñ°t®M¶}µo¥­»Oªº©PÃä¥~³ò¹q¸ôªº³]­p¡C
²Ä3³¹±q³Ì°ò¦ªº0©M1¶}©l¦^ÅU¼Æ¦r¹q¸ôªº°ò¦¡A¤]·|²`¤J±´°QŪªÌ©ÒÃö¤ßªº¥i½sµ{¾¹¥óªº¤º³¡¬[ºc©M­ì²z¡C

²Ä4³¹Á¿­z¶}µoÀô¹Òªº·f«Ø¡A¥]¬AXilinx FPGA¶°¦¨¶}µoÀô¹ÒISE¡B¥é¯u¤u¨ãModelsim¡B¤å¥»½s¿è¾¹Notepad++¥H¤Î¤U¸ü¾¹ÅX°Ê©MUARTÅX°Ê¦w¸Ë¡AÀ°§UŪªÌ§Ö³t·d©w¾Ç²ß¸ô¤W¹J¨ìªº³Ì´Æ¤âªº¡§³n¡¨°ÝÃD¡C

²Ä5³¹©M²Ä6³¹§¹¦¨³Ì°ò¥»ªº¤uµ{³Ð«Ø¡B»yªkÀˬd¡B¥é¯uÅçÃÒ¥H¤Î½sĶ¡A¬Æ¦Ü¦b½uªO¯Å½Õ¸Õ©M¥N½X©T¤Æ¡A±a»â¾Ç²ßªÌªì¨B´x´¤°ò¤_Xilinx ISEªºFPGA¶}µo¬yµ{¡C
²Ä7³¹¤â§â¤â±a»âŪªÌ§¹¦¨12­Ó³Ì°ò¥»ªº¤Jªù¹ê¨Ò¡C
²Ä8³¹¥Î6­Ó¹ê¨ÒÀ°§UŪªÌ¼ô±xFPGA°£¤FÅÞ¿è¸ê·½¥H¥~ªºÂ×´I¸ê·½¡A¦pPLL¡A¥i°t¸m¬°ROM¡BRAM¡BFIFOªº¤º´O¦sÀx¾¹¡A¦b½uÅÞ¿è¤ÀªR»öChipScope¡C

²Ä9³¹ªº15­Ó¨Òµ{¡A¬O¹ï«e­±¤@¨Ç¨Òµ{ªº¶°¦¨¾ã¦X¡A¤O¹Ï³q¹L¤j¶q¨Òµ{¹ê½î¡AÀ°§UŪªÌ¼ô½m´x´¤FPGAªº°ò¥»¶}µo³]­p¡C

¥»®Ñ¬J¦³¹ï°ò¦²z½×ª¾ÃѱMªùªºÁ¿¸Ñ¡A¤]¦³«D±`¸Ô²Óªº¹ê¨Òºt½m©MÁ¿¸Ñ¡A§ó¦hªº¬O¦b¹ê½î¤¤¶Ç»¼¹ê¥Îªº³]­p§Þ¥©©M¤èªk¡A«D±`¾A¦Xªì¾ÇªÌ¡C

¥»®Ñ°t®M¨Òµ{¤U¸ü¡C
¥»®Ñ°t®M¶}µo¥­»O²^Ä_¡C

§d«p¯è¡]ºô¦W¡G ¯SÅv¦P¾Ç¡^
2017¦~8¤ë¤_¤W®ü
«i´±ªºªä¦ñ§Aª±ÂàXilinx FPGA
¤º®e²¤¶¡G

«i´±ªºªä¦ñ§Aª±ÂàXilinx FPGA¡]¹q¤l³]­p»P´O¤J¦¡¶}µo¹ê½îÂO®Ñ¡^¨Ï¥ÎXilinx¤½¥qªºSpartan 6 FPGA¾¹¥ó¡A¥Ñ²L¤J²`¦a¤Þ»âŪªÌ±qªO¯Å³]­p¡B°ò¦¤Jªù¹ê¨Ò¡BFPGA¤ù¤º¸ê·½À³¥Î¹ê¨Ò©Mºî¦X¶i¶¥¹ê¨Òµ¥¤è­±¡Aª±ÂàFPGAÅÞ¿è³]­p¡C¥»®Ñ°ò¤_¯S©wªºFPGA¹êÅ祭»O¡A¬J¦³¨¬°÷ªº²z½×ª¾ÃѲ`«×§@¤ä¼µ¡A¤]¦³Â×´Iªº¨Òµ{¶i¦æ¹ê½î¾Ç²ß¡A¦}¥B¬ï´¡µÛµ§ªÌ¦h¦~FPGA¾Ç²ß©M¶}µo¹Lµ{¤¤ªº¸gÅç©M§Þ¥©¡C

µL½×¹ï¤_§Æ±æ§Ö³t´x´¤Verilog»y¨¥¶i¦æFPGA¶}µoªºªì¾ÇªÌ¡AÁÙ¬O§Æ±æ§Ö³t´x´¤°ò¤_Xilinx Spartan 6 FPGA¶i¦æ¶}µoªº³]­pªÌ¡A¥»®Ñ³£¬O«Ü¦nªº¿ï¾Ü¡C
¥Ø¿ý¡G

²Ä1³¹FPGA¶}µo¤Jªù
1.1FPGA°ò¦¤Jªù
1.2FPGAªºÀu¶Õ¦b­þ¨½
1.3FPGAÀ³¥Î»â°ì
1.4FPGA¶}µo¬yµ{
²Ä2³¹¹êÅ祭»O¡§«i´±ªºªä¡¨ªO¯Å¹q¸ô¸Ô¸Ñ
2.1ªO¯Å¹q¸ô¾ãÅé¬[ºc
2.2¹q·½¹q¸ô
2.3´_¦ì»P®ÉÄÁ¹q¸ô
2.3.1Ãö¤_FPGA¾¹¥óªº®ÉÄÁ
2.3.2Ãö¤_FPGA¾¹¥óªº´_¦ì
2.3.3¹êÅ祭»O¹q¸ô¸ÑªR
2.4FPGA¤U¸ü°t¸m¹q¸ô
2.5SRAM±µ¤f¹q¸ô
2.6ADC/DACªä¤ù¹q¸ô
2.7UART±µ¤f¹q¸ô
2.8RTC±µ¤f¹q¸ô
2.9¾É¯è«öÁä¹q¸ô
2.10VGAÅã¥Ü±µ¤f¹q¸ô
2.11¸Á»ï¾¹¡B¼Æ½XºÞ¡B¬y¤ô¿O¡B¼·½X¶}Ãö¹q¸ô
2.12¶WÁnªi±µ¤f¡B¥~ÂXLCD±µ¤f¹q¸ô
²Ä3³¹ÅÞ¿è³]­p°ò¦
3.10©M1¡X¡Xºë±m¥@¬É¥Ñ¦¹¶}©l
3.2ªí­±²{¶H´¦¯µ¡X¡XÅÞ¿èÃö¨t
3.3¤º¨½¥»½è±´¯Á¡X¡X¾¹¥óµ²ºc
²Ä4³¹³n¥ó¦w¸Ë»P°t¸m
4.1ISE14.6³n¥ó¦w¸Ë
4.1.1¦w¸Ë¤å¥ó´_¨î»P¸ÑÀ£ÁY
4.1.2µêÀÀ¥úÅX©Î¸ÑÀ£ÁY¦w¸Ë
4.1.3ISE14.6¦w¸Ë
4.2ModelsimSE10.1¦w¸Ë
4.2.1¦w¸Ë¤å¥ó´_¨î»P¸ÑÀ£ÁY
4.2.2ModelsimSE¦w¸Ë
4.3¤å¥»½s¿è¾¹Notepad++¦w¸Ë
4.4ISE¤¤¨Ï¥ÎNotepad++ªºÃöÁp³]¸m
4.5ISE»PModelsimÁp¦X¥é¯u®w½sĶ
4.5.1¾Þ§@¨t²Î½T»{
4.5.2Xilinx®w½sĶ
4.6ISE»PModelsimÁp¦X¥é¯uÃöÁp³]¸m
4.6.1modelsim.ini¤º®e´_¨î»PÖ߶K
4.6.2ISE³]¸m
4.7PlatformCableUSBÅX°Ê¦w¸Ë
4.8¦ê¤fªä¤ùÅX°Ê¦w¸Ë
4.8.1ÅX°Ê¦w¸Ë
4.8.2³]³ÆÃѧO
«i´±ªºªä¦ñ§Aª±ÂàXilinxFPGA
²Ä5³¹°ò¤_¥é¯uªº²Ä¤@­Ó¤uµ{¹ê¨Ò
5.1·s«Ø¤uµ{
5.2Verilog·½½X¤å¥ó³Ð«Ø»P½s¿è
5.2.1Verilog·½½X¤å¥ó³Ð«Ø
5.2.2Verilog·½½X¤å¥ó½s¿è
5.3Verilog»yªkÀˬd
5.4Modelsim¥é¯uÅçÃÒ
5.4.1ISE°ò¥»³]¸m
5.4.2´ú¸Õ¸}¥»³Ð«Ø»P½s¿è
5.4.3½Õ¥ÎModelsim¥é¯u
²Ä6³¹°ò¤_ªO¯Å½Õ¸Õªº²Ä¤G­Ó¤uµ{¹ê¨Ò
6.1PWM¸Á»ï¾¹ÅX°Ê¤§¥\¯à·§­z
6.1.1¥\¯à·§­z
6.1.2³]­p·½½X
6.2PWM¸Á»ï¾¹ÅX°Ê¤§¤Þ¸}¤À°t
6.2.1¤uµ{²¾´Ó
6.2.2PlanAhead¤Þ¸}¤À°t
6.2.3¸}¥»ª½±µ¤Þ¸}¤À°t
6.3PWM¸Á»ï¾¹ÅX°Ê¤§ºî¦X¡B¹ê²{»P°t¸m¤å¥ó²£¥Í
6.4PWM¸Á»ï¾¹ÅX°Ê¤§FPGA¦b½u¤U¸ü°t¸m
6.4.1¶}±ÒiMPACT
6.4.2ªì©l¤Æ¤U¸ü½uÆl
6.4.3¤U¸ü°t¸m
6.5PWM¸Á»ï¾¹ÅX°Ê¤§FPGA°t¸mªä¤ù©T¤Æ
6.5.1PROM¿N¿ý¤å¥ó¥Í¦¨
6.5.2©T¤ÆPROM
6.6PWM¸Á»ï¾¹ÅX°Ê¤§´_¦ì»PFPGA­«°t¸m¥\¯à
6.6.1´_¦ì¥\¯à
6.6.2¦b½u­«°t¸m¥\¯à
6.6.3°t¸mª¬ºA«ü¥Ü¿O
²Ä7³¹°ò¦¤Jªù¹ê¨Ò
7.1¸Á»ï¾¹¶}Ãö¹ê¨Ò
7.1.1¥\¯à²¤¶
7.1.2¥N½X¸ÑªR
7.1.3¥´¶}¤uµ{
7.1.4¤U¸ü°t¸m¾Þ§@
7.2¬y¤ô¿O¹ê¨Ò
7.2.1¥\¯à²¤¶
7.2.2¥N½X¸ÑªR
7.2.3¤U¸ü°t¸m
7.33úQ8Ķ½X¾¹¹êÅç
7.3.1¥\¯à²¤¶
7.3.2¥N½X¸ÑªR
7.3.3ªO¯Å½Õ¸Õ
7.4«öÁä®ø§Ý»PLED¶}Ãö¹ê¨Ò
7.4.1«öÁä®ø§Ý­ì²z
7.4.2¥\¯à²¤¶
7.4.3¥N½X¸ÑªR
7.4.4ªO¯Å½Õ¸Õ
7.5¸g¨å¼Ò¦¡¬y¤ô¿O¹êÅç
7.5.1¥\¯à²¤¶
7.5.2¥N½X¸ÑªR
7.5.3ªO¯Å½Õ¸Õ
7.6°ò¤_PLL¤ÀÀW­p¼ÆªºLED°{Ã{¹ê¨Ò
7.6.1PLL·§­z
7.6.2¥\¯à²¤¶
7.6.3·s«ØIP®Ö¤å¥ó
7.6.4PLL°t¸m
7.6.5¼Ò¶ô¤Æ³]­p·§­z
7.6.6¼Ò¶ô¤Æ³]­p¹ê½î
7.6.7¥N½X¸ÑªR
7.6.8ªO¯Å½Õ¸Õ
7.7¼Æ½XºÞÅX°Ê¹ê¨Ò
7.7.1¼Æ½XºÞÅX°Ê­ì²z
7.7.2¥\¯à·§­z
7.7.3¥N½X¸ÑªR
7.7.4ªO¯Å½Õ¸Õ
7.8SRAMŪ¼g´ú¸Õ
7.8.1SRAMŪ¼g®É§Ç¸ÑŪ
7.8.2¥\¯à²¤¶
7.8.3¥N½X¸ÑªR
7.8.4Xilinx®w³]¸m
7.8.5¥\¯à¥é¯u
7.8.6FPGA¦b½u°t¸m
7.8.7IJµoªö¼Ëªi§Î
7.9UARTloopback´ú¸Õ
7.9.1¥\¯à·§­z
7.9.2¥N½X¸ÑªR
7.9.3ªO¯Å½Õ¸Õ
7.10VGAÅX°ÊColorBarÅã¥Ü
7.10.1VGA·§­z
7.10.2¥\¯à²¤¶
7.10.3¥N½X¸ÑªR
7.10.4ªO¯Å½Õ¸Õ
7.11LCD°ò¥»ÅX°Ê¹ê¨Ò
7.11.1LCDÅX°Ê®É§Ç
7.11.2¥\¯à²¤¶
7.11.3¥N½X¸ÑªR
7.11.4¸Ë°t
7.11.5ªO¯Å½Õ¸Õ
7.12LCD¦r²ÅÅã¥ÜÅX°Ê
7.12.1¦r²Å¨ú¼Ò
7.12.2ROMªì©l¤Æ¤åÀɳЫØ
7.12.3·s«Ø·½¤å¥ó
7.12.4IP¿ï¾Ü
7.12.5ROM°t¸m
7.12.6¥\¯à²¤¶
7.12.7¥N½X¸ÑªR
7.12.8ªO¯Å½Õ¸Õ
²Ä8³¹FPGA¤ù¤º¸ê·½À³¥Î¹ê¨Ò
8.1°ò¤_ChipScopeªº¶WÁnªi´ú¶Z½Õ¸Õ
8.1.1¶WÁnªi´ú¶Z­ì²z
8.1.2¥\¯à²¤¶
8.1.3¥N½X¸ÑªR
8.1.4µw¥ó¸Ë°t
8.1.5ChipScope·½¤å¥ó³Ð«Ø
8.1.6ChipScope°t¸m
8.1.7ChipScope½Õ¸Õ
8.2FPGA¤ù¤ºROM¹ê¨Ò
8.2.1¥\¯à·§­z
8.2.2¥N½X¸ÑªR
8.2.3ROMªì©l¤Æ¤åÀɳЫØ
8.2.4·s«Ø·½¤å¥ó
8.2.5IP¿ï¾Ü
8.2.6ROM°t¸m
8.2.7Xilinx®w³]¸m
8.2.8¥\¯à¥é¯u
8.2.9FPGA¦b½u½Õ¸Õ
8.2.10IJµoªö¼Ëªi§Î
8.3FPGA¤ù¤ºRAM¹ê¨Ò
8.3.1¥\¯à·§­z
8.3.2¥N½X¸ÑªR
8.3.3·s«Ø·½¤å¥ó
8.3.4IP¿ï¾Ü
8.3.5RAM°t¸m
8.3.6¥\¯à¥é¯u
8.3.7FPGA¦b½u½Õ¸Õ
8.4FPGA¤ù¤ºFIFO¹ê¨Ò
8.4.1¥\¯à·§­z
8.4.2¥N½X¸ÑªR
8.4.3·s«Ø·½¤å¥ó
8.4.4IP¿ï¾Ü
8.4.5FIFO°t¸m
8.4.6¥\¯à¥é¯u
8.4.7FPGA¦b½u½Õ¸Õ
8.5FPGA¤ù¤º²§¨BFIFO¹ê¨Ò
8.5.1¥\¯à·§­z
8.5.2¥N½X¸ÑªR
8.5.3·s«Ø·½¤å¥ó
8.5.4IP¿ï¾Ü
8.5.5FIFO°t¸m
8.5.6¥\¯à¥é¯u
8.5.7FPGA¦b½u½Õ¸Õ
8.6FPGA¤ù¤ºROMFIFORAMÁp¦X¹ê¨Ò¤§¥\¯à
8.6.1¥\¯à·§­z
8.6.2¥N½X¸ÑªR
8.6.3¥\¯à¥é¯u
8.6.4FPGA¦b½u½Õ¸Õ
²Ä9³¹ºî¦X¶i¶¥¹ê¨Ò
9.1°ò¤_¼Æ½XºÞÅã¥Üªº¶WÁnªi´ú¶Z¦^ÅT¯ß¼e­p¼Æ
9.1.1¥\¯à²¤¶
9.1.2¥N½X¸ÑªR
9.1.3ªO¯Å½Õ¸Õ
9.2°ò¤_§¡­ÈÂoªi³B²zªº¶WÁnªi´ú¶Z¦^ÅT¯ß¼e­p¼Æ
9.2.1¥\¯à²¤¶
9.2.2Âoªiºâªk»P¹ê²{
9.2.3¥N½X¸ÑªR
9.2.4ªO¯Å½Õ¸Õ
9.3°ò¤_¶i¨î´«ºâªº¶WÁnªi´ú¶Zµ²ªGÅã¥Ü
9.3.1¥\¯à²¤¶
9.3.2¶ZÂ÷­pºâ¤½¦¡¹ê²{
9.3.3¶i¨î´«ºâ¹ê²{
9.3.4¥N½X¸ÑªR
9.3.5­¼ªk¾¹IP®Ö³Ð«Ø¡B°t¸m»P¨Ò¤Æ
9.3.6°£ªk¾¹IP®Ö³Ð«Ø¡B°t¸m»P¨Ò¤Æ
9.3.7ªO¯Å½Õ¸Õ
9.4­Ë¨®¹p¹F¹ê¨Ò
9.4.1­Ë¨®¹p¹FÀ³¥Î­I´º
9.4.2¥\¯à²¤¶
9.4.3¥N½X¸ÑªR
9.4.4ªO¯Å½Õ¸Õ
9.5°ò¤_SRAM§å¶qŪ¼gªºUARTbulk´ú¸Õ
9.5.1¥\¯à·§­z
9.5.2¥N½X¸ÑªR
9.5.3ªO¯Å½Õ¸Õ
9.6°ò¤_¼Æ½XºÞÅã¥ÜªºRTCŪ¨ú
9.6.1RTCªä¤ù¸ÑªR
9.6.2¥\¯à²¤¶
9.6.3¥N½X¸ÑªR
9.6.4ªO¯Å½Õ¸Õ
9.7°ò¤_UARTµo°eªºRTCŪ¨ú
9.7.1¥\¯à²¤¶
9.7.2¥N½X¸ÑªR
9.7.3ªO¯Å½Õ¸Õ
9.8°ò¤_UART¦¬µoªºRTCŪ¼g
9.8.1¥\¯à²¤¶
9.8.2¥N½X¸ÑªR
9.8.3ªO¯Å½Õ¸Õ
9.9°ò¤_UART±±¨îªºVGA¦h¼Ò¦¡Åã¥Ü
9.9.1¥\¯à²¤¶
9.9.2¥N½X¸ÑªR
9.9.3ªO¯Å½Õ¸Õ
9.10°ò¤_LEDÅã¥ÜªºD/A¿é¥XÅX°Ê¹ê¨Ò
9.10.1D/Aªä¤ù·§­z
9.10.2¥\¯à²¤¶
9.10.3¥N½X¸ÑªR
9.10.4ªO¯Å½Õ¸Õ
9.11°ò¤_«öÁä½Õ¾ã©M¼Æ½XºÞÅã¥ÜªºD/A¿é¥X¹ê¨Ò
9.11.1¥\¯à²¤¶
9.11.2¥N½X¸ÑªR
9.11.3ªO¯Å½Õ¸Õ
9.12ªi§Îµo¥Í¾¹
9.12.1¥\¯à²¤¶
9.12.2¥N½X¸ÑªR
9.12.3IP®ÖCORDIC°t¸m»P¨Ò¤Æ
9.12.4Xilinx®w³]¸m
9.12.5¥\¯à¥é¯u
9.12.6ªO¯Å½Õ¸Õ
9.13°ò¤_¼Æ½XºÞÅã¥ÜªºA/Dªö¶°¹ê¨Ò
9.13.1A/Dªä¤ù±µ¤f·§­z
9.13.2¥\¯à²¤¶
9.13.3¥N½X¸ÑªR
9.13.4ªO¯Å½Õ¸Õ
9.14A/D©MD/AÁp¦X´ú¸Õ
9.14.1¥\¯à²¤¶
9.14.2¥N½X¸ÑªR
9.14.3ªO¯Å½Õ¸Õ
9.15RTC®É¶¡ªºLCDÅã¥Ü©MUART³]¸m
9.15.1¥\¯à²¤¶
9.15.2¥N½X¸ÑªR
9.15.3ªO¯Å½Õ¸Õ
§Ç¡G