 |
-- 會員 / 註冊 --
|
 |
|
|
|
FPGA芯片架構設計與實現 ( 簡體 字) |
| 作者：余樂,謝元祿 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 47183
詢問書籍請說出此書號！【缺書】
NT售價： 280 元 |
| 出版日：7/1/2017 |
| 頁數：344 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121306105 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：前 言
2006 年9 月在北航攻讀集成電路設計專業碩士開始，至2015 年4 月從中科院電子所微電子與固體電子學博士后出站，恍惚間，從事集成電路相關的設計和研究工作已經十年了。這十年也正是中國半導體行業，更確切地講，是集成電路設計行業飛速發展的十年。
記得剛讀碩士時，接觸到人生第一塊FPGA 開發板，用的是Xilinx 公司的Spartan3系列。從點亮第一個跑馬燈例子的興奮，到一步一步跟著JPEG 解碼設計小組完成逐個模塊的設計，驗證和調試。阻塞賦值與非阻塞賦值，競爭與冒險，建立和保持時間等等……，看著一個個小知識點被融入到自己的設計中，成就感油然而生。就這樣，調試正確時的興奮和無法找到Bug 時的煎熬，交織在每一個奮力調試的夜晚。畢業后，進入了一家日資的集成電路設計公司，開始了全職從事專用芯片的設計和驗證工作。期間，我意識到代碼設計僅僅占到整個開發過程的一小部分，系統規劃、設計流程和文檔規范性對開發工作而言才是重中之重。在日資公司的這一年，我完成了數個模塊級的設計和一個全芯片系統級驗證工作，積累了豐富的實戰經驗，也是我職業發展的起點。
此后，在中科院電子所攻讀博士學位和博士后的六年，一直從事FPGA 芯片的設計與研制工作，并有幸加入國內從事FPGA 芯片設計最頂尖的團隊——可編程芯片與系統研究室。從芯核組、IO 組再到產品組，我對于如何設計一顆好的芯片的理解也在逐步加深。
所謂不忘初心，方得始終。雖然現在我已經離開了中科院系統，進入了大學任教。在成書過程中，以前可編程芯片與系統研究室的各位同事都給了我很多幫助，其中，孫嘉斌、李威、王一、黃志紅、張甲、陳柱佳、舒毅的設計和仿真實驗是構成本書的基礎，非常感謝他們無私的幫助。感謝我的導師楊海鋼研究員，他一直以努力工作的實際行動給我以最有力的鼓勵和鞭策，使我不能懈怠。
目前，市面上關于FPGA的書都是基于FPGA的應用設計方面的介紹，而關于FPGA芯片設計的書籍尚未出版，本書的出版恰好填補了這項空白。
本書基于集成電路的全定制與自動化混合設計流程，系統的剖析了一顆FPGA 芯片從架構規劃、模塊設計、系統驗證、流片到封裝與測試的全過程，并對其中的核心模塊詳述了電路級設計與實現方法。全書共分10 章，其中第1 章闡述FPGA 架構的總體設計；從第2 章開始分類介紹各種核心模塊的設計、仿真和驗證過程等。在成書的過程中，感謝電子工業出版社和本書的責任編輯大力支持，本書才得以
與廣大讀者見面。此書錯誤疏漏之處懇請廣大讀者批評指正。同時也歡迎大家就FPGA 芯片的開發
與設計相關技術與作者交流。
余樂
2016 年12月
于北京 |
內容簡介：可編程通用邏輯門陣列芯片簡稱FPGA，與CPU，DSP并列為三大通用數字處理芯片，廣泛應用于通信、航空航天、醫療、國防軍工以及安防視頻監控等領域。通過本書的學習，讀者可以全面了解一顆FPGA芯片從設計、驗證到流片的全部開發過程。 本書共分10章，采取“總—分”的編排方式。第1章從架構的總體設計入題對FPGA進行介紹。第2~10章，分別對其中的各個重要模塊逐一介紹，包括：時鐘網絡、電源/地線網絡和漏電流、可編程邏輯單元、可編程I/O模塊、DDR存儲器接口、數字延時鎖定環、連線連接盒、互連線段長度分布以及配置模塊。 本書適合從事集成電路設計的資深工程師、微電子專業高年級研究生以及從事微電子專業教學研究的教師和科研人員閱讀。本書還可以作為高等院校教授集成電路設計的輔助資料。 |
目錄：第1 章 FPGA 架構總體設計 ········· 1
1.1 FPGA 芯片研制流程·········· 1
1.2 FPGA 架構設計流程·········· 7
1.3 FPGA 規模和資源劃分 ········· 17
1.4 FPGA 中功能模塊劃分 ········· 20
本章參考文獻 ·········· 26
第2 章 FPGA 中時鐘網絡 ·········· 30
2.1 簡介 ············ 30
2.2 FPGA CDN 建模 ········· 33
2.3 時鐘網絡設計方法 ·········· 43
2.4 時鐘網絡的靈活性 ·········· 48
2.5 路由級聯 ·········· 51
2.6 仿真實驗 ·········· 55
2.7 時鐘網絡熱學建模 ·········· 61
2.8 仿真實驗 ·········· 62
本章參考文獻 ·········· 66
第3 章 FPGA 中電源/地線網絡和漏電流 ······· 68
3.1 電源/地線網絡 ········· 68
3.2 IR-DROP 分析與優化 ········ 71
3.3 漏電流組成 ··········· 73
3.4 降低漏電流的方法 ·········· 74
3.5 基于VIA 分布的IR-DROP 分析 ······· 77
3.6 仿真實驗 ·········· 81
3.7 不均勻測試點的IR-DROP 求解 ······· 87
3.8 FPGA 電源網絡IR-DROP 分析 ········ 89
本章參考文獻 ·········· 94
第4 章 FPGA 中可編程邏輯單元 ········· 98
4.1 基于多路選擇器的邏輯單元 ········ 98
4.2 基于四輸入LUT 的可編程邏輯單元的設計 ······ 102
4.3 LUT 的模型與實現 ········ 103
4.4 LUT 的輸入數目K 的確定 ······· 106
4.5 進位邏輯 ··········· 109
4.6 基于查找表結構的FPGA 的不足 ······· 115
4.7 AIC 結構邏輯簇 ·········· 117
4.8 基于AIC 結構FPGA 的邏輯簇 ······· 120
4.9 面向AIC 的映射工具及結構評估平臺 ······ 124
4.10 結構特征匹配的AIC 簇互連優化 ······ 125
4.11 仿真分析和比較 ·········· 131
本章參考文獻 ··········· 133
第5 章 FPGA 中可編程I/O 模塊 ········· 136
5.1 可編程I/O 系統結構 ········ 136
5.2 IOE 中的可編程輸入緩沖器設計 ······· 138
5.3 IOE 中的可編程輸出緩沖器設計 ······· 144
5.4 可編程I/O 的后端版圖設計········ 156
5.5 高可靠I/O 模塊的后端版圖與測試 ······· 166
5.6 可編程I/O 的供電策略 ········· 172
5.7 全芯片IO 的ESD 技術 ········· 173
本章參考文獻 ··········· 179
第6 章 FPGA 中DDR 存儲器接口 ········ 182
6.1 DDR SDRAM 芯片的工作原理 ········ 182
6.2 FPGA 芯片中DDR 存儲器接口系統設計 ····· 184
6.3 DDR 存儲器接口控制器的設計和驗證 ······ 191
6.4 延時鎖相技術 ········· 194
6.5 延時鎖定環電路的分析與對比 ········ 196
6.6 數字延時鎖定環電路的性能分析與優化 ······ 201
6.7 延時鎖定環線性模型與穩定性分析 ······ 205
本章參考文獻 ··········· 209
第7 章 FPGA 中數字延時鎖定環 ········ 213
7.1 實現相移的全數字延遲鎖定環 ········ 213
7.2 數字控制延時鏈 ·········· 215
7.3 時間數字轉換器 ·········· 220
7.4 雙向移位計數器 ·········· 221
7.5 鑒相器與鎖定邏輯 ········· 222
7.6 延遲鎖定環的版圖設計 ········· 224
7.7 延遲鎖定環環路的仿真 ········· 224
7.8 芯片的物理實現與測試平臺 ······· 225
7.9 DDR 接口的數據通路的測試驗證 ······ 227
7.10 數字延時鎖定環的測試 ········· 229
7.11 數字占空比矯正電路的測試 ········ 232
本章參考文獻 ··········· 234
第8 章 FPGA 中連線連接盒 ········ 236
8.1 引言 ··········· 236
8.2 問題分析 ··········· 237
8.3 利用模擬退火算法優化CB 拓撲結構 ······ 241
8.4 實驗及結果分析 ·········· 246
8.5 連線開關盒的電路結構設計方法 ······· 251
本章參考文獻 ··········· 259
第9 章 FPGA 中互連線段長度分布 ······· 261
9.1 所提優化方法的基本思路 ········ 261
9.2 以面積延時積最小為目標的優化 ······· 265
9.3 針對所提優化方法的討論 ········ 268
9.4 設計實驗 ··········· 269
9.5 FPGA 芯片的設計實現 ········ 270
9.6 芯片的測試準備 ·········· 272
本章參考文獻 ··········· 275
第10 章 FPGA 中的配置模塊 ········ 277
10.1 配置系統的基本組成及特點 ········ 277
10.2 配置系統的功能需求 ········ 279
10.3 配置系統的硬件結構分析 ········ 281
10.4 配置碼流協議的結構及其對配置系統的影響 ····· 286
10.5 配置系統總體框架 ········· 292
10.6 配置碼流協議的設計 ········ 297
10.7 配置系統的電路設計與實現 ········ 300
10.8 配置系統采用的驗證工具與方法 ······ 305
10.9 配置系統的驗證方案與功能點的抽取 ······ 310
10.10 配置系統功能驗證平臺的設計 ······· 312
10.11 配置系統驗證結果 ········ 319
本章參考文獻 ··········· 324 |
| 序： |
|
