嵌入式高速串行總線技術——基于FPGA實現與應用 ( 簡體 字) |
| 作者：張峰 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 45589
詢問書籍請說出此書號！【缺書】
NT售價： 340 元 |
| 出版日：11/1/2016 |
| 頁數：344 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121302794 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：自 序
人是什么單位，人生又如何衡量?
熊培云在《思想國》中講，人是時間單位，因為我們在提到某人的時候，總是在人名后面跟上一個括號，并注明生卒年份，以示起止。
除了這個差值，還用什么衡量？
數學上，通常將時間看成一個維度，即以時間為坐標系的橫軸，那縱軸呢？見仁見智，人的選擇和作為應該是一個維度，人物傳記是這樣寫的，什么時間做了什么事。
那號稱知識分子的我們，若早已過了彷徨的年齡，其使命又當如何？
打破框架，探索未知。
打破框架，何其難也。文明得以發展，在于經驗和知識的累積，而這種累積，多數又來源于各種權威的言傳身教，就像父母告誡小朋友，冰激凌吃多會肚子痛一樣，一一得到了驗證，長此以往，框架得以形成，觸碰不得。框架有利于知識的傳授，也會束縛人的頭腦，意大利的水手Amerigo Vespucci發現了一個大的島嶼，而權威《圣經》中竟然沒有記載，就覺得不可思議，不可理喻。
而終有人會承認這種事實存在、證據確鑿的未知，于是，框架終究會被打破，美洲America就此誕生。
所以人雖無往不在枷鎖之中，卻是生而自由的，知識分子在解決溫飽問題后，可以思其力之所不及，憂其智之所不能，嫦娥奔月不也從神話變成了現實嗎？
所以應心懷夢想，堅韌追尋，應王國維先生的“昨夜西風凋碧樹，獨上高樓，望盡天涯路”之境界，而社會的殘酷、自擾、抵觸、牽制、掣肘、誘惑終究共存，所以有隱忍、有退讓，學胡適先生的“不降志、不屈身、不追趕時髦，也不回避危險”，雖有拘有束有礙，仍可自斟自飲自開懷。
人總是會老的，所謂百憂感其心，萬事勞其形，渥然丹者為槁木，黟然黑者為星星，縱然頭發稀少，兩眼昏花，頸肩酸痛，雙腿僵直，仍不覺辛苦，因為余心所善，不想了無意義。
本書的形成，歷經波折，構思萌芽于2012年年底，苦于自身知識匱乏，算不上一份大餐，積累沉淀，到2014年年底漸覺內容充實，可一吐為快了，于是查閱典獻，收集資料，匆忙恍惚間，2015年已過了大半，竟不能再遲疑。
總線技術是在多個項目實踐中提取出來的，如高速存儲、圖像處理、信號處理、系統集成等，親力躬行，才知深淺。本文中提到的各種總線，并不是3年之功，從2006年算起，已有10年。10年時間積累了這300多頁內容，也不知是多還是少？2006年第一次接觸PCI總線，2007年將PCI提升到了PCIX，2007年用會了SRIO總線，當時還是Virtex-2Pro盛行，現在已不見蹤影，2008—2009年主要是SATA、SAS，2010年接觸了PCIE/CPCIE，2011年閑暇時摸了Serdes技術，終于在2013年應用成熟，JESD204/Aurora也在這一年完成，2014年做了VPX架構的整機，2015年將SRIO的交換結構收入骰中。這也就是本書的主體內容，并在此基礎上增加了對總線的發展歷程、現狀及后續趨勢的描述與預測。而最后則是關于目前嵌入式系統中常用的其他串行總線（FC、Infiniband）了，作者并沒有親身實現，只是自行理解并資料匯編罷了。
當我們回首往事時，會發現很多激蕩人心的故事，有的顯煥一些，有的黯淡一些，當看到自己為發展而努力，為自由而奮斗，總是心底暖暖的。我們對于過去，固然可以看到無窮的光輝，對于將來，也必須抱著更大的期待。
努力吧，勤能補拙，不至虛度。
努力活吧，以時間的長度彌補智力的不足。
懷念過去，不畏將來，是為序。
張 峰
2016年9月于成都
前 言
總線概述及分類
總線，英文為“Bus”，Bus一詞最初起源于拉丁文“omnibus”，意為“for all”，有三個含義：公共汽車、作家的作品合集、作為形容詞意為綜合性多功能的。最早始用于計算機領域，總線是指匯集在一起的多種功能的線路。后經深化和延伸，指計算機內各模塊及計算機之間的一種通信系統，涉及硬件（器件、線纜）和軟件（通信協議）。
IT行業以摩爾定律（Moore’s Law）在飛速發展，總線的性能也要與之適應并水漲船高。自從第一代計算機及總線問世以來，總線領域爆發了三次更新換代的革命：第一代總線以1984年IBM推出的PC/AT（Personal Computer/Advanced Technology）總線為藍本，其速率最初不足1 Mbps，并最終形成了ISA（Industry Standard Architecture）標準，在1993年被PCI總線代替；PCI（Peripheral Component Interconnect Local Bus）總線是第二代總線的典型代表，2002年并行傳輸的PCI總線被串行傳輸的PCIE（PCI Express）總線代替；而目前PCIE 3.0版本的速率為8 Gbps，是最初的PC/AT總線的800倍，PCIE 4.0將支持16.0 Gbps，也即將問世。
在總線的發展過程中，有多種分類方式。
按傳輸速率分類：分為低速總線、高速總線。按業內規律，總線的傳輸時鐘在66 MHz以下為低速總線，高于66 MHz為高速總線。
按連接類型分類：分為系統總線、外設總線、擴展總線等。
按適用范圍分類：分為內部總線和外部總線。計算機機箱內的總線稱為內部總線，如PCI；計算機機箱外的稱為外部總線，如連接打印機的USB總線等。而有些總線內外都適用，如SATA為內部總線，而eSATA（external SATA）為外部總線。
按應用領域分類：有計算機系統應用總線、嵌入式系統應用總線等，PCI為計算機類總線，而CPCI（Compact PCI）則歸為嵌入式系統類的應用總線。
按使用環境分類：分為航天、航空、車載、航載等總線，以滿足不同的使用環境要求，如ARINC-429、ARINC-629、MIL-STD-1553B、CAN總線等。
按傳輸方式分類：分為并行總線和串行總線，并行總線通常采用1個時鐘信號+多位并行數據信號的方式傳輸數據，如前面的ISA、PCI都為并行數據總線，在一個時鐘周期內，傳輸多位數據；串行總線則將時鐘嵌入到數據內，在一個時鐘周期內傳輸1 bit數據，以串行比特流的方式實現數據通信。
本書關注的是嵌入式系統中的高速串行總線技術。
串行總線通信正當時
早期的總線多采用多位數據并行傳輸方式，通過提升并行數據位寬、數據運行頻率，提升總線傳輸速率，如早期的PC/XT總線數據位寬是8 bit，運行頻率為kHz級別，到1999年出現了PCIX總線，其數據位寬是64 bit，運行頻率為133 MHz，總線的傳輸速率達到了1066 MBps。
總線的并行數據位寬及頻率的提升帶來了數據傳輸速率的飛躍，但也帶來了其他問題：總線并行數據信號間的同步變得日益困難，且無法解決串擾問題，這導致多種并行總線協議的更新速率越來越慢，耗時越來越長，限制了總線性能的進一步提升，影響處理器性能的發揮，即通過提升總線的并行數據位寬及運行頻率，以提升總線速率的方法走到了“死胡同”，業內迫切需要一種新的變革方式。
2000年前后，多個國際組織將眼光瞄向了基于比特流通信的串行總線結構，多種串行總線標準也如雨后春筍出世，如現在大名鼎鼎的PCIE、SRIO、SATA、FC等總線，也有推出后不久就“夭折”的，如Starfabric總線。Starfabric總線當時吸引了大量的風投，還推出了Starfabric的協議轉換芯片，而最終還是以失敗告終——Starfabric總線技術針對性不足。
目前，在PC領域和嵌入式系統中，基于比特流的高速串行通信總線正全面代替傳統的并行數據總線方式，如前期廣泛用于PC系統的并行數據總線PCI/PCIX，正被串行的PCIE總線所代替；曾經在存儲領域獨占江山的ATA（parallel ATA）總線、SCSI總線，分別被串行的SATA（Serial ATA）、SAS（Serial attached SCSI）所代替；與PC領域相對應的工業及嵌入式應用領域，串行總線的應用更是一發而不可收，出現了FC（Fiber Channel）、SRIO（Serial RapidIO）、Aurora等多種協議標準，即使針對ADC、DAC這種專用接口，也吸收了串行總線傳輸的思想，出現了JESD204協議，以代替傳統的基于LVCMOS電平、多位數據線并行的ADC、DAC接口方式。鑒于目前高速串行總線的廣泛應用，VITA組織推出了一種針對高速串行總線通信架構的標準——VPX，以規范上述多種串行總線的互連。
與串行總線的高速、先進相對應的是其開發過程的困難重重，串行的二進制比特流不能提供更多有效參考信息，只能以眼圖判斷信號完整性，而各種總線的協議分析儀，價格卻不夠親民，調試手段有限，針對常用的高速串行總線，如何進行快速開發，尤其是FPGA內的應用開發，一直是業內的難題。本書試圖對多種高速串行的共性技術進行提取，并對具體協議加以具體分析，實現過程具體展現，以實現基于FPGA甚至于整個嵌入式系統的高速串行總線的通信。
FPGA讓一切皆有可能
既然總線是現代通信系統的神經，那相應處理器是就關節了。目前主流的處理器廠商推出的PowerPC、DSP、FPGA等芯片，均含有一種或多種高速串行通信總線接口，如高端的PowerPC、DSP通常含有SRIO及PCIE，有的還含有SATA存儲接口。ASIC廠商的目標就是將這些復雜的總線功能做成如傻瓜相機一樣，只要存在就會使用，而FPGA則是另類，除了總線的簡單驗證，還提供了二次開發功能，甚至還能玩“深沉”，DIY一些自主的IP核，可謂男女老少都喜歡，滿足高中低各個層次的需求。
FPGA代替DSP完成密集型運算功能已多見不怪，甚至覺得不這樣就是非主流。FPGA內嵌PowerPC及ARM處理器內核，代替外置的PowerPC及ARM獨立芯片，完成一些協議/控制解析，似乎也很恰當，FPGA可謂功能強大。而對于各種高速總線接口，FPGA則提供了一種萬全之策：基于FPGA內嵌的高速串行收發器GTX可實現多種高速串行總線接口，如SRIO、SATA、FC等。若資金充裕，可購買各種高速串行總線的IP核，使用時比傻瓜相機復雜一點；若智力充裕，則可自己理解協議，編寫高速串行總線的IP核，賣給“帝王家”，也是一種生存方式；若資金、智力都不充裕，那是只能寄希望于時間充裕了，好在時間總是可以擠的，擠擠還是有的。
基于FPGA研究高速串行總線技術，可攻可守，本書中SRIO、PCIE、Aurora為調用IP核方式，而Serdes、JESD204、SATA則為自主開發IP核，而最后的CPCIE、VPX、FC、Infiniband則側重于嵌入式系統的實現，與FPGA無關。
本書的內容結構安排
本書內容共分為三篇，第1章為第1篇，按時間的先后順序梳理出計算機和嵌入式系統領域曾經出現過并各領風騷數幾年的總線，并對總線領域的三次革命加以分析，以力證高速串行總線是目前通信架構的主流，并基于高速串行總線技術的特點及瓶頸，預測總線的后續發展趨勢。
第2篇包含第2章至第7章，分別介紹并基于FPGA實現了目前嵌入式系統中常用的串行總線技術，涉及Serdes、JESD、SRIO、PCIE、Aurora、SATA總線。從行文方法上，以概述開篇，回答選題（做什么、為什么、性能如何）；接以協議分析，力求簡潔清晰，續以基于FPGA的具體工程實現，然后給出測試結果，驗證思路，最后給出小結及展望，為嵌入式系統的專項高速串行總線應用提供參考。
第3篇包含第8章至第11章，涉及目前嵌入式系統中的常用總線架構，側重于整機設計，內容有CPCIE、VPX、FC、Infiniband技術，為高速總線在嵌入式系統整機中的應用提供參考。
附錄部分則收錄了本書在寫作過程中的隨筆，希望能從非技術角度講一點技術問題。
在整書的編寫過程中，文吉、陳遠參與編寫第1章，任國強、吳威參與編寫第6章，任國強、文吉完成全程校對。在整個編委會的共同努力下，我們盡可能多地呈獻關于總線，以及IT技術甚至其他相關的知識，以物有所值，可覆蓋面廣也意味著增加了出錯的可能性，我們期望通過本書對總線的基本原理、實現過程及應用實例的介紹，使讀者對總線有一種宏觀的把握，微觀細節上的了解，以起到拋磚引玉的作用。由于作者水平和時間有限，一些不自知的錯誤，敬候高明的讀者指正，作者聯系方式為zhangfeng1186@163.com。
關于參考文獻
本書的參考文獻主要來源于Xilinx公司和其他一些官方組織公開的資料，如PICMG、SCSITA、VITA、FCIA等，還有一些引用來源于互聯網，出處并不明顯或難以聯系作者，在此也一并感謝并希望原創作者與編者聯系，以便再版時增補。
關于寫作風格
書中的圖表有些仍為英文原版，從技術角度考慮，英文更易理解，故沒有譯為中文。
單純技術是枯燥乏味的，本書在力求準確時，盡量以簡潔、輕松的筆調論述，個人所好，不喜可噴。
除了與總線相關的內容外，本書還以延伸閱讀的方式展開了部分具體技術細節，以及對其他知識的擴展，以供感興趣的讀者賞閱。
本書的讀者對象
本書定位于工程應用，主要針對從事嵌入式系統開發的整機設計人員、終端技術開發人員，以及那些對嵌入式系統、FPGA、總線有更深入理解需求的人員，包含職場新手、研究生和高年級本科生。
作 者
2016年9月 |
內容簡介：總線，最早始于計算機領域，是指匯集在一起的多種功能的線路；后經深化并延伸，則是指計算機各模塊及計算機之間的一種通信系統，涉及硬件（器件、線纜、電平）和軟件（通信協議），其應用被引入嵌入式領域后，用于嵌入式系統的芯片級、板級、設備級的互連。本書主要涉及嵌入式系統中的高速串行總線技術，傳輸速率在Gbps量級。本書首先按時間的先后順序梳理出計算機和嵌入式系統中常用的總線技術；然后介紹并基于FPGA實現了目前嵌入式系統中常用的高速串行總線技術，如Serdes、JESD204、SRIO、PCIE、Aurora、SATA總線，側重于終端技術實現；最后論述嵌入式系統中的常用總線架構，涉及CPCIE、VPX、FC、Infiniband總線架構技術，側重于整機設計。 |
目錄：第1篇 計算機和嵌入式系統中常用總線的發展歷程及趨勢
第1章 總線的發展歷程及后續趨勢 3
1.1 總線的出現及定義 3
1.2 PC總線的發展 5
1.2.1 ISA總線 6
1.2.2 PCI/PCI-X總線 7
1.2.3 PCIE總線 9
1.2.4 ATA/SATA——面向存儲的高速總線 10
1.3 嵌入式系統總線的發展 12
1.3.1 嵌入式系統的出現 12
1.3.2 PC104總線——ISA總線的嵌入式系統應用 13
1.3.3 Compact PCI總線——PCI總線的嵌入式應用 15
1.3.4 Compact PCIE架構及其在嵌入式的應用 18
1.3.5 SRIO總線——嵌入式系統的多處理器間互連 19
1.3.6 JESD204總線——面向ADC、DAC的串行通信總線結構 21
1.3.7 FC標準——通道技術與網絡技術的結合 22
1.3.8 VPX架構——嵌入式串行總線的集大成者 23
1.4 總線領域三次革命成因與效能分析 25
1.5 高速串行總線技術的優點及共同點分析 28
1.6 高速串行總線的后續發展方向 29
1.6.1 速率繼續提升 30
1.6.2 采用多階電平傳輸 30
1.6.3 激光通信可行性及其小型化考慮 31
1.6.4 延伸閱讀——激光通信代替微波通信 32
1.7 參考文獻 34
第2篇 嵌入式系統中常用的高速串行總線及其FPGA實現
第2章 基于SERDES的高速數據傳輸技術 39
2.1 SERDES技術簡介 39
2.2 SERDES物理層——LVDS電平概述 40
2.3 基于FPGA的SERDES傳輸技術概述 42
2.3.1 FPGA對LVDS電平的支持 42
2.3.2 FPGA內部的并/串轉換原語結構OSERDESE2/ISERDESE2 43
2.3.3 基于SERDES原語的傳輸速率分析 44
2.4 基于FPGA實現SERDES原語的高速數據傳輸 45
2.4.1 SERDES發送端設計——設置OSERDESE2相關參數 45
2.4.2 SERDES接收端設計——配置ISERDESE2的相關參數 54
2.4.3 實現SERDES通信功能 59
2.5 延伸閱讀——FPGA時序優化以及自適應延時調整的SERDES傳輸技術 61
2.5.1 時鐘位置優化——減少由時鐘位置造成的延時 61
2.5.2 時序優化——OFFSET約束 63
2.5.3 時序優化——MAXSKEW約束 64
2.5.4 基于Idelay的延時調整技術 64
2.5.5 基于Idelay的自適應動態延時調整技術 66
2.6 小結 67
2.7 延伸閱讀——后起之秀：Xilinx公司及其FPGA 67
2.8 參考文獻 69
第3章 基于JESD204協議的ADC、DAC數據傳輸 71
3.1 JESD204協議概述 71
3.2 JESD204協議分析 74
3.2.1 JESD204物理層分析 74
3.2.2 幀填充 76
3.2.3 8B/10B編/解碼 77
3.2.4 加/解擾碼（Scrambling/De-Scrambling） 79
3.2.5 JESD204協議接收狀態機分析 80
3.3 基于GTX實現JESD204協議 82
3.3.1 可行性分析——物理層規范兼容 83
3.3.2 物理層GTX結構分析 83
3.3.3 基于GTX的JESD204協議功能模塊構建 88
3.3.4 JESD204協議若干技術點分析 99
3.4 小結 104
3.5 參考文獻 104
第4章 基于SRIO總線的高速通信結構 105
4.1 SRIO總線——面向嵌入式系統互連 105
4.1.1 嵌入式總線與PC總線應用分道揚鑣 105
4.1.2 SRIO技術針對嵌入式系統互連 107
4.1.3 SRIO VS PCIE VS Ethernet VS Others 108
4.2 SRIO協議分析 110
4.2.1 SRIO協議層次結構 110
4.2.2 SRIO物理層規范 111
4.2.3 數據包及操作類型 113
4.2.4 鏈路同步 115
4.2.5 鏈路編碼 115
4.2.6 配置空間 117
4.3 基于SRIO總線的點對點通信功能實現 117
4.3.1 創建SRIO工程 118
4.3.2 SRIO工程結構分析 126
4.3.3 SRIO點對點通信的關鍵技術分析及實現 128
4.3.4 SRIO IP核點對點通信功能測試 130
4.4 基于SRIO總線的交換結構通信功能實現 131
4.4.1 基于SRIO總線的交換結構概述 131
4.4.2 SRIO交換芯片80HCPS1616簡介 131
4.4.3 SRIO交換芯片80HCPS1616配置 133
4.4.4 80HCPS1616的I2C配置接口 137
4.4.5 Maintenance幀配置SRIO交換芯片 139
4.4.6 SRIO交換結構的通信性能測試 142
4.5 小結 144
4.6 延伸閱讀——串行總線技術再提速，從信息不確定性說起 145
4.7 參考文獻 146
第5章 基于PCIE總線的高速數據傳輸技術 149
5.1 PCIE總線概述 149
5.2 PCIE協議分析 151
5.2.1 PCIE 拓撲結構 151
5.2.2 PCIE分層結構 151
5.2.3 PCIE鏈路編碼與擾碼 153
5.2.4 PCIE 地址空間與事務類型 153
5.2.5 延伸閱讀——PCIE總線鏈路同步 154
5.3 基于PCIE協議的點對點通信功能實現 157
5.3.1 FPGA內嵌PCIE硬核簡介 157
5.3.2 建立PCIE點對點通信工程 158
5.3.3 PCIE IP核源代碼分析 171
5.3.4 PCIE節點接收流程分析 173
5.3.5 PCIE節點發送流程分析 174
5.3.6 基于PCIE協議的點對點通信功能測試 175
5.4 小結 176
5.5 延伸閱讀——再論馬太效應：從PCIE代替AGP總線說起 177
5.6 參考文獻 178
第6章 基于Aurora協議的高速傳輸技術 181
6.1 Aurora總線概述 181
6.2 Aurora總線協議分析 181
6.2.1 Aurora總線通信模型 181
6.2.2 Aurora物理層電氣特性 182
6.2.3 Aurora數據幀結構 184
6.2.4 Aurora鏈路同步 185
6.3 基于Aurora總線的通信功能實現 188
6.3.1 建立Aurora總線測試工程 188
6.3.2 Aurora總線協議文件及接口分析 192
6.3.3 Aurora總線幀模式與流模式 194
6.3.4 Aurora總線通信性能分析及測試 196
6.4 小結 198
6.5 延伸閱讀——Xilinx公司及其Aurora總線 198
6.6 參考文獻 199
第7章 基于SATA總線的高速數據存儲技術 201
7.1 多種高速數據存儲方式涉及的總線形式 202
7.1.1 基于ATA總線標準的數據存儲方式 202
7.1.2 基于SCSI總線標準的高速數據存儲方式 203
7.1.3 基于SAS/SATA總線標準的高速數據存儲方式 205
7.1.4 延伸閱讀——基于Nand Flash陣列的高速數據存儲方式 208
7.1.5 延伸閱讀——基于eMMC及陣列的高速數據存儲方式 209
7.1.6 多種存儲實現方式的比較與分析 210
7.2 SATA協議分析 211
7.2.1 SATA的分層結構 211
7.2.2 SATA啟動過程 212
7.2.3 SATA數據幀與編碼 213
7.3 SATA協議IP核的FPGA實現 216
7.3.1 Virtex-5 FPGA GTX簡介 216
7.3.2 SATA協議物理層實現 218
7.3.3 SATA協議的OOB通信 226
7.3.4 SATA協議的鏈路層及傳輸層關鍵技術分析 228
7.3.5 SATA協議的應用層實現分析 231
7.3.6 SATA 協議IP核測試 231
7.4 小結 232
7.5 延伸閱讀——基于DNA的生物學存儲技術 234
7.6 參考文獻 236
第3篇 整機設計的嵌入式系統高速數據總線
第8章 CPCIE總線架構 239
8.1 CPCIE總線簡介 239
8.2 CPCIE系統中功能模塊分類 241
8.3 CPCIE系統連接關系與信號定義 242
8.3.1 連接器類型 242
8.3.2 系統板 245
8.3.3 外設板 248
8.3.4 交換板 249
8.4 CPCIE系統整機設計要素 251
8.4.1 功能模塊標識 251
8.4.2 供電要求 252
8.4.3 時鐘設計 253
8.5 小結 253
8.6 參考文獻 254
第9章 VPX總線架構 255
9.1 VPX總線的起源 255
9.2 VPX協議族分析 257
9.3 VPX協議的典型應用 259
9.4 連接關系與信號定義 260
9.5 整機設計要素 265
9.5.1 模塊防插錯設計 265
9.5.2 電源設計 266
9.5.3 功能模塊與背板信號映射關系 267
9.6 VPX架構與CPCIE架構的異同 270
9.7 小結 270
9.8 參考文獻 270
第10章 FC總線技術的實現與應用 273
10.1 FC技術簡介 273
10.1.1 FC技術的出現——從大數據、云及SAN存儲說起 273
10.1.2 FC技術的優點 275
10.1.3 FC技術的發展路標 276
10.1.4 FC在機載航電系統中的應用 277
10.2 FC協議分析 277
10.2.1 拓撲結構 277
10.2.2 分層結構 278
10.2.3 協議組成 279
10.2.4 數據流程 281
10.2.5 數據幀結構與編碼 281
10.2.6 分類服務 283
10.2.7 接口形式 286
10.3 FC協議通信實現分析 286
10.3.1 Xilinx公司IP核實現方案 286
10.3.2 FC專用ASIC芯片實現方案 288
10.4 小結 289
10.5 參考文獻 289
第11章 Infiniband總線技術的實現與應用 291
11.1 Infiniband總線概述 291
11.2 Infiniband協議分析 293
11.2.1 分層結構 293
11.2.2 消息傳輸方式 294
11.2.3 鏈路編碼與數據幀結構 295
11.3 Infiniband協議實現及應用 296
11.4 小結 297
11.5 參考文獻 298
附錄A 簡寫索引 299
附錄B 插圖目錄 303
附錄C 表格目錄 309
附錄D 本書創作過程中的隨筆 313
致謝 320 |
| 序： |
