CMOS模擬集成電路版圖設計與驗證——基于Cadence Virtuoso與Mentor Calibre ( 簡體 字) |
| 作者：尹飛飛等 | 類別：1. -> 電子工程 -> 電路設計 -> 其它 |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 45044
詢問書籍請說出此書號！【缺書】
NT售價： 240 元 |
| 出版日：8/1/2016 |
| 頁數：272 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121298073 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：集成電路（Integrated Circuit，IC）芯片作為21世紀信息社會的基石，在國民經濟、國防建設及日常生活中發揮著不可替代的重要作用。版圖設計與驗證是集成電路設計中最重要的環節，對集成電路芯片的功能和性能的實現起著決定性作用。
本書依據CMOS模擬集成電路版圖設計和驗證的基本流程，依托Cadence Virtuoso版圖設計工具、Mentor Calibre物理驗證工具和Synopsys Hspice電路仿真工具，結合實例詳細介紹了運算放大器等多類基本電路的版圖設計、驗證及后仿真的方法，以供學習CMOS模擬集成電路版圖設計與仿真的讀者參考討論之用。
本書內容分為3部分，共8章。
第1章介紹了CMOS模擬集成電路工藝基礎和CMOS模擬集成電路設計的基本流程，并討論了CMOS模擬集成電路版圖的概念、設計、驗證流程及通用的設計規則，使讀者對版圖設計有一個概括性的了解。
第2章至第4章詳細介紹了Cadence Virtuoso版圖設計工具、Mentor Calibre物理驗證工具及完整的CMOS模擬集成電路設計、驗證流程。
第5章至第8章在分析各類電路概念和原理的基礎上，通過實例介紹利用Cadence Virtuoso版圖設計工具、Mentor Calibre物理驗證工具及Synopsys Hspice電路仿真工具進行運算放大器、帶隙基準源、低壓差線性穩壓源、比較器和I/O單元等多類基本電路版圖設計和后仿真方法。
本書內容豐富，具有較強的實用性。本書由遼寧大學物理學院尹飛飛老師主持編寫，中國科學院微電子研究所助理研究員陳鋮穎、高級工程師范軍和北京中電華大電子設計有限責任公司工程師王鑫一同參與完成。其中，尹飛飛編寫了第2章至第5章，陳鋮穎編寫了第1章和第6章，范軍編寫了第7章，王鑫編寫了第8章。此外，北方工業大學微電子系戴瀾副教授，北京理工大學微電子技術研究所王興華老師，中國科學院微電子研究所胡曉宇副研究員、劉海南副研究員、辛衛華高級工程師、張鋒副研究員、蔣見花副研究員，長沙航空職業技術學院李仲秋老師參與了全書的策劃和審定。同時感謝北京立博信榮科技有限公司高級工程師王晶、華大九天科技有限公司工程師梁曼、中國科學院微電子研究所姚穆和楊亞光等在文稿審校、章節架構、查找資料和文檔整理方面付出的辛勤勞動，正是有了大家的共同努力，才使本書得以順利完成。
由于本書涉及知識面較廣，加之時間和編者水平有限，書中難免存在不足和局限，懇請讀者批評指正。
編著者 |
內容簡介：本書依托Cadence Virtuoso版圖設計工具與Mentor Calibre版圖驗證工具，采取循序漸進的方式，介紹利用Cadence Virtuoso與Mentor Calibre進行CMOS模擬集成電路版圖設計、驗證的基礎知識和方法，內容涵蓋了CMOS模擬集成電路版圖基礎知識，Cadence Virtuoso與Mentor Calibre的基本概況、操作界面和使用方法，CMOS模擬集成電路從設計到流片的完整流程，同時又分章介紹了利用Cadence Virtuoso版圖設計工具、Mentor Calibre版圖驗證工具及Synopsys Hspice電路仿真工具進行CMOS電路版圖設計與驗證、后仿真的實例，包括運算放大器、帶隙基準源、低壓差線性穩壓源、比較器和輸入/輸出單元。 |
目錄：第1章 CMOS模擬集成電路版圖基礎
1.1 CMOS工藝基礎及制造流程
1.2 CMOS模擬集成電路設計流程
1.3 CMOS模擬集成電路版圖定義
1.4 CMOS模擬集成電路版圖設計流程
1.4.1 版圖規劃
1.4.2 設計實現
1.4.3 版圖驗證
1.4.4 版圖完成
1.5 版圖設計通用規則
1.6 CMOS模擬集成電路版圖匹配設計
1.6.1 CMOS工藝失配機理
1.6.2 元器件版圖匹配設計規則
第2章 Cadence Virtuoso版圖設計工具
2.1 Virtuoso 界面介紹
2.1.1 Virtuoso CIW界面介紹
2.1.2 Virtuoso Library Manager界面介紹
2.1.3 Virtuoso Layout Editor界面介紹
2.2 Virtuoso 基本操作
第3章 Mentor Calibre版圖驗證工具
3.1 Mentor Calibre版圖驗證工具調用
3.2 Mentor Calibre DRC驗證
3.2.1 Calibre DRC驗證簡介
3.2.2 Calibre DRC界面介紹
3.2.3 Calibre DRC驗證流程舉例
3.3 Mentor Calibre LVS驗證
3.3.1 Calibre LVS驗證簡介
3.3.2 Calibre LVS界面介紹
3.3.3 Calibre LVS驗證流程舉例
3.4 Mentor Calibre寄生參數提取（PEX）
3.4.1 Calibre PEX驗證簡介
3.4.2 Calibre PEX界面介紹
3.4.3 Calibre PEX流程舉例
第4章 CMOS模擬集成電路版圖設計與驗證流程
4.1 設計環境準備
4.2 反相器鏈電路的建立和前仿真
4.3 反相器鏈版圖設計
4.4 反相器鏈版圖驗證與參數提取
4.5 反相器鏈電路后仿真
4.6 I/O單元環設計
4.7 主體電路版圖與I/O單元環的連接
4.8 導出GDSII文件
第5章 運算放大器的版圖設計與后仿真
5.1 運算放大器基礎
5.1.1 運算放大器的基本特性和分類
5.1.2 運算放大器性能參數
5.2 單級運算放大器的版圖設計與后仿真
5.2.1 單級運算放大器的版圖設計
5.2.2 單級運算放大器的參數提取
5.2.3 單級運算放大器的后仿真
5.3 兩級全差分運算放大器的版圖設計與后仿真
5.3.1 兩級全差分運算放大器的版圖設計
5.3.2 兩級全差分運算放大器的參數提取
5.3.3 兩級全差分運算放大器的后仿真
第6章 帶隙基準源與低壓差線性穩壓器的版圖設計與后仿真
6.1 帶隙基準源的版圖設計與后仿真
6.1.1 帶隙基準源基本原理
6.1.2 帶隙基準源的版圖設計
6.1.3 帶隙基準源的參數提取
6.1.4 帶隙基準源的后仿真
6.2 低壓差線性穩壓器的版圖設計與后仿真
6.2.1 低壓差線性穩壓器的基本原理
6.2.2 低壓差線性穩壓器的版圖設計
6.2.3 低壓差線性穩壓器的參數提取
6.2.4 低壓差線性穩壓器的后仿真
第7章 比較器電路的版圖設計與后仿真
7.1 比較器電路基礎
7.1.1 比較器性能參數
7.1.2 比較器特性分析
7.1.3 比較器電路結構
7.2 比較器電路的版圖設計
7.3 比較器電路參數提取
7.4 比較器電路后仿真
第8章 標準I/O單元庫的設計與驗證
8.1 標準I/O單元庫概述
8.2 I/O單元庫基本電路結構
8.3 I/O單元庫版圖設計
8.3.1 數字I/O單元版圖設計
8.3.2 模擬I/O單元的制作
8.3.3 焊盤（pad）的制作
8.4 電路參數提取及后仿真 |
| 序： |
