 |
-- 會員 / 註冊 --
|
 |
|
|
|
集成電路靜態時序分析與建模 ( 簡體 字) |
| 作者：劉峰 | 類別：1. -> 電子工程 -> 電子電氣 |
| 譯者： |
| 出版社：機械工業出版社 |  3dWoo書號： 44710
詢問書籍請說出此書號！【缺書】
NT售價： 395 元 |
| 出版日：7/1/2016 |
| 頁數：312 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787111537779 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：由于芯片尺寸的減小、集成度密集化的增強、電路設計復雜度的增加、電路性能要求的提高等因素，對芯片內的時序分析提出了更高的要求。靜態時序分析是大規模集成電路設計中非常重要的一個環節，它能驗證設計在時序上的正確性，并決定設計是否能夠在要求的工作頻率下運行。本書由集成電路設計專業論壇www.icdream.com站長劉峰編著，共11章，基于廣度和深度兩個方面來闡述整個CMOS集成電路靜態時序分析流程與時序建模技術，并通過實踐案例對技術應用進行更深入的講解，使初學者在靜態時序分析與建模兩方面得到理論與實戰的雙重提高。本書適合作為微電子與集成電路相關專業的研究生、本科生、職業技術類學生的教材和教輔書，也可作為電子、自控、通信、計算機類工程技術人員學習使用集成電路設計軟件和進修集成電路設計的專業技術參考書與工具書。 |
目錄：第1章 引論 1
1.1 集成電路發展史簡介 1
1.2 國內集成電路的發展現狀 2
1.3 國際集成電路的發展態勢 4
1.4 靜態時序分析技術 4
1.4.1 靜態時序分析簡介 4
1.4.2 靜態時序分析背景 4
1.4.3 靜態時序分析的優缺點 5
1.5 主流靜態時序分析與建模工具介紹 6
第2章 靜態時序分析的基礎知識 9
2.1 邏輯門單元 9
2.2 門單元的時序計算參數 10
2.3 時序單元相關約束 12
2.4 時序路徑 14
2.5 時鐘特性 17
2.6 時序弧 19
2.7 PVT環境 24
2.8 時序計算單位 28
第3章 單元庫時序模型 29
3.1 基本時序模型簡介 29
3.2 Synopsys工藝庫模型 33
3.3 延時計算模型 38
3.4 互連線計算模型 45
3.4.1 互連線計算模型 45
3.4.2 線負載時序模型 47
3.5 引腳電容值的計算 49
3.6 功耗模型的計算 50
3.7 時序信息建模基本方法 51
第4章 時序信息庫文件 54
4.1 非線性延時模型 54
4.1.1 庫組 54
4.1.2 因子 57
4.1.3 輸入電壓組 59
4.1.4 輸出電壓組 59
4.1.5 功耗查找表模板組 59
4.1.6 操作條件組 60
4.1.7 線負載組 60
4.1.8 延時查找表模板組 61
4.1.9 單元組 62
4.1.10 引腳組 64
4.1.11 觸發器組 67
4.1.12 邏輯狀態表組 68
4.1.13 電源引腳組 69
4.1.14 延時組 69
4.1.15 單元上拉延時組 70
4.1.16 單元下拉延時組 71
4.1.17 上拉轉換組 71
4.1.18 下拉轉換組 72
4.1.19 上拉約束組 72
4.1.20 下拉約束組 73
4.1.21 內部功耗組 73
4.1.22 啞閾漏流功耗組 74
4.2 復合電流源延時模型 75
4.2.1 輸出電流查找表模板組 75
4.2.2 輸出上拉電流組 75
4.2.3 輸出下拉電流組 76
4.2.4 向量組 76
4.2.5 接收電容組 77
第5章 靜態時序分析的基本方法 79
5.1 時序圖 79
5.2 時序分析策略 80
5.3 時序路徑延時計算方法 81
5.4 時序路徑的分析方法 83
5.5 時序路徑分析模式 88
5.5.1 單一分析模式 90
5.5.2 最好-最壞分析模式 91
5.5.3 芯片變化相關分析模式 94
5.6 時序減免 96
5.7 其他芯片變化相關分析模式 98
5.8 時鐘路徑悲觀移除 103
5.9 時序優化 105
第6章 時序約束 107
6.1 時鐘約束 107
6.1.1 創建時鐘 107
6.1.2 生成時鐘 111
6.1.3 虛擬時鐘 114
6.1.4 最小時鐘脈寬 116
6.2 I/O延時約束 117
6.3 I/O環境建模約束 119
6.4 時序例外 121
6.5 恒定狀態約束 125
6.6 屏蔽時序弧 126
6.7 時序設計規則約束 127
第7章 串擾噪聲 129
7.1 噪聲的定義 129
7.2 噪聲的來源 130
7.3 噪聲惡化的原因 133
7.4 噪聲的體現形式 134
7.5 噪聲相互作用形式 135
7.6 NLDM噪聲模型的計算 136
7.7 噪聲延時計算方法 141
7.8 時間窗口 143
7.9 優化噪聲的物理方法 145
7.10 CCS噪聲模型 148
第8章 單元時序建模實戰 153
8.1 時序信息提取實現 153
8.1.1 時序信息特征化實現流程 153
8.1.2 時序信息特征化數據準備 154
8.1.3 標準單元時序信息提取 158
8.2 SiliconSmart工具的使用流程簡介 162
8.3 時序信息提取內容 163
第9章 靜態時序分析實戰（ETS篇） 170
9.1 靜態時序分析的基本流程 170
9.2 建立靜態時序分析的工作環境 171
9.3 靜態時序分析實現 174
9.3.1 建立時間分析 174
9.3.2 保持時間分析 192
9.3.3 時序設計規則分析 201
9.3.4 時序違反修復 204
第10章 Tcl腳本編程 207
10.1 Tcl語法 207
10.1.1 命令格式 207
10.1.2 替換 209
10.1.3 雙引號和花括號 211
10.1.4 注釋 211
10.2 數據結構 212
10.2.1 簡單變量 212
10.2.2 數組 212
10.3 表達式 212
10.3.1 操作數 213
10.3.2 運算符和優先級 213
10.3.3 數學函數 214
10.3.4 列表集合 215
10.4 控制流 219
10.4.1 if命令 219
10.4.2 循環命令 220
10.5 eval命令 223
10.6 source命令 223
10.7 過程 223
10.7.1 過程定義和返回值 224
10.7.2 局部變量和全局變量 224
10.7.3 默認參數和可變個數參數 225
10.8 引用 226
10.9 字符串操作 228
10.10 文件訪問 234
10.10.1 文件名 234
10.10.2 基本文件輸入/輸出命令 234
第11章 Tcl腳本編程應用實例（PT篇） 237
11.1 get_failing_paths_high_slew 237
11.2 get_interclock_skew 241
11.3 report_unclocked 244
11.4 get_buffers 248
11.5 get_ports_edge_sense 255
11.6 report_clock_endpoint_skew 260
11.7 report_violations 264
11.8 eco_fix_violations 271
附錄 290
參考文獻313 |
| 序： |
|
