-- ·|­û / µù¥U -- ¡@
¡@±b¸¹¡G
¡@±K½X¡G
¡@ | µù¥U | §Ñ°O±K½X
3/26 ·s®Ñ¨ì¡I 3/19 ·s®Ñ¨ì¡I 3/14 ·s®Ñ¨ì¡I 12/12 ·s®Ñ¨ì¡I
ÁʮѬyµ{¡EQ & A¡E¯¸°È¯d¨¥ª©¡E«ÈªA«H½c
¢x 3ds Max¢x Maya¢x Rhino¢x After Effects¢x SketchUp¢x ZBrush¢x Painter¢x Unity¢x
¢x PhotoShop¢x AutoCad¢x MasterCam¢x SolidWorks¢x Creo¢x UG¢x Revit¢x Nuke¢x
¢x C#¢x C¢x C++¢x Java¢x ¹CÀ¸µ{¦¡¢x Linux¢x ´O¤J¦¡¢x PLC¢x FPGA¢x Matlab¢x
¢x Àb«È¢x ¸ê®Æ®w¢x ·j¯Á¤ÞÀº¢x ¼v¹³³B²z¢x Fluent¢x VR+AR¢x ANSYS¢x ²`«×¾Ç²ß¢x
¢x ³æ´¹¤ù¢x AVR¢x OpenGL¢x Arduino¢x Raspberry Pi¢x ¹q¸ô³]­p¢x Cadence¢x Protel¢x
¢x Hadoop¢x Python¢x Stm32¢x Cortex¢x Labview¢x ¤â¾÷µ{¦¡¢x Android¢x iPhone¢x
¥i¬d®Ñ¦W,§@ªÌ,ISBN,3dwoo®Ñ¸¹
¸Ô²Ó®ÑÄy¤ÀÃþ

¨Ò»¡FPGA¡G¥iª½±µ¥Î¤_¤uµ{¶µ¥Øªº²Ä¤@¤â¸gÅç

( ²Åé ¦r)
§@ªÌ¡G§d«p¯è¡@µÛÃþ§O¡G1. -> ¹q¤l¤uµ{ -> FPGA
ĶªÌ¡G
¥Xª©ªÀ¡G¾÷±ñ¤u·~¥Xª©ªÀ¨Ò»¡FPGA¡G¥iª½±µ¥Î¤_¤uµ{¶µ¥Øªº²Ä¤@¤â¸gÅç 3dWoo®Ñ¸¹¡G 44398
¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I

¡i¯Ê®Ñ¡j
¡i¤£±µ¨ü­qÁÊ¡j

¥Xª©¤é¡G6/1/2016
­¶¼Æ¡G366
¥úºÐ¼Æ¡G0
¯¸ªø±ÀÂË¡G
¦L¨ê¡G¶Â¥Õ¦L¨ê»y¨t¡G ( ²Åé ª© )
¡i¤£±µ¨ü­qÁÊ¡j
ISBN¡G9787111538226
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç
(²Åé®Ñ¤W©Ò­z¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, ­YŪªÌ»Ý­n½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ)
§@ªÌ§Ç¡G

ĶªÌ§Ç¡G

«e¨¥¡G

±q¨È·L¦Ì¨ì²`¨È·L¦Ì¡A¦A¨ì¦p¤µ¦¨¼ôªº¯Ç¦Ì¯Å¤uÃÀ¡A¤@¤£¯d¯«¡AÂù®Ö¡B¦h®Ö©µÄò¤F¼¯º¸©w«ßªº¯«¸Ü¡C§Þ³Nªºµo®i¤é·s¤ë²§¡A¨­³B§Þ³N¬ãµo¤@½uªº¤uµ{®v­Ì¡Aµy¤£¯d¯«¡A©Î³\´N­n¿ù¹L³\¦h·s©_¦nª±ªº·s§Þ³N¡C¤µ¦~ªºµw³J´¼¯àµw¥ó®i¤W¡AFPGA¼t°ÓÁÉÆF«äªº®i°Ï«e¤HÀYöã°Ê¡A¦Ñ¹«°g®c¡BÅ]¤è¾÷¾¹¤H¡Bª¦ùÙ¾÷¾¹¤H¡B´¼¯à®Ñªk¾¹¡K¡K¦UºØ·s©_ª±·N¼h¥X¤£½a¡A²ª½Åý¤H¹L¥Ø¤£§Ñ¡C¦A¤£°Ê¤âª±°_¨Ó¡A«¥­Ì¥i¯u­n¸¨¥î°Õ¡I

¸Ü»¡FPGA¥i¯u¬O­Ó¦nªF¦è¡X¡X³t«×§Ö¡B¸ê·½¦h¡BÆF¬¡¡A¦b¶Ç²Î¤u±±¡B¾÷¾¹µøı¡B¼Æ¾Ú¤¤¤ßµ¥¼öªù»â°ì³£¯à°÷¿W·í¤@­±¡C¦]¦¹¡A¤@©w­n¦³¤@­ÓÄݤ_¦Û¤vªºFPGAµw¥ó¥­»O¡ADIY¤£¦A¬O­Ó¹Ú·Q¡C

¬°¤F¨ó§U¤j®a§ó¦n¦aª±ÂàFPGA¡A§Ú¤w¸g¨Ï¥X´ý¨­¸Ñ¼Æ¡A±N¦UºØ¦Û»{¬°·s©_¦nª±¥B¤Q¤À¡§®É»ì«e½Ã¡¨ªºFPGA¶µ¥Ø¡§ÅDµM¯È¤W¡¨¡C¨S¿ù¡A³o¥»®Ñ¥i¥HÅý¤j®a¼ô±x³o¨Ç°ò¤_FPGAªº¤uµ{¶µ¥Øªº¹ê²{²Ó¸`¡C§ó­«­nªº¬O¡A§Ú¬°³o¨Ç¶µ¥Ø¶q¨­©w¨î¤F¤@¾ã®M¡§ºN±oµÛ¥B¬Ý±o¨£¡¨ªº¹ê¹ê¦b¦bªºFPGAµw¥ó¥­»O¡C¤£»Ý­n§Ú»¡¤Ó¦h¡A®ÑÄy¡]¤å¦r¡^¡BªO¤l¡B¤uµ{¡]¥N½X¡^¡K¡K¯u¥¿ªºª±®a¤w¸gÌ{µM¤ß°Ê¤F¡C

¦Ü¦¹¤£­n¦AµS¿Ý¤F¡AÄ~Äò©¹¤U½¡A¶}©l§AªºFPGA DIY¤§®È§a¡C±q°ò¥»ªºª¾ÃÑ¡A¨ìµw¥ó¥­»Oªº·f«Ø¡A¦A¨ì¯u¥¿ªº¶µ¥Ø¹ê²{¡A§A¥i¥HºÉ±¡ ¡§ª±¡¨¡A¤]¥i¥H¦n¦n ¡§¾Ç¡¨¡A¬Æ¦Ü¥i¥H°Ê¯u®æ¦a§â¤uµ{¡§²£«~¤Æ¡¨¡CµL½×¦p¦ó¡A³o¥»®Ñ­n±aµ¹§Aªº¡A¤@©w¬O§A¯u¥¿»Ý­nªº¡C



§d«p¯è¡]ºô¦W¡G¯SÅv¦P¾Ç¡^

2015¦~12¤ë¤_¤W®ü
¤º®e²¤¶¡G

FPGA³]­p»yªk©M¤Jªùªº¹Ï®Ñ¤w¸g«D±`¡§ªxÀÝ¡¨¤F¡A¦ý¹ï¤_¤@ªù«D±`»Ý­n³q¹L¹ê½î¨Ó´x´¤ªº§Þ³N¨Ó»¡¡A¯uºj¹ê¼u­åªR¤@¨Ç¤uµ{®×¨Òªº®Ñ¦}¤£¦h¡C§Y«K¦³¡A¤]¤£¹L¬O­«¦b¨t²Î¬[ºc©Î°ò¦ª¾ÃѪºÂ²³æÄÄ­z¦Ó¤w¡C¦]¦¹¡A§@ªÌ¾®»E¦h¦~¿n²Ö¤U¨Óªº¦UºØ³]­p®×¨Ò¡A¸g¹L²`¥[¤u¡A¥H³q¼ô©öÀ´ªº¤è¦¡ÅDµM¯È¤W¡A«K§óÅã±oÀ±¨¬¬Ã¶Q¤F¡C

¥»®Ñ¯S¦â¡G
¥»®Ñ¥Ñ²L¤J²`¡A¥þ¤è¦ìÄÄÄÀ¤FFPGAªº³]­p«ä¸ô©M¶}µo§Þ¥©
¥»®Ñ¹Ï¤å¦}­Z¡A®i¥Ü¤F¥²­nªO¯Å¸Ë°t©M¨ãÅé½Õ¸Õ
¥»®Ñ¥]§t18­Ó¤uµ{®×¨Ò¡AÀ°§UŪªÌ§Ö³t·f«Ø¦Û¤vªº¶µ¥Ø­ì«¬
¥Ø¿ý¡G

«e¨¥

²Ä¤@³¡¤À¡@°ò¥»ª¾ÃÑ

²Ä1³¹¡@FPGA¶}µo·§­z 2

1.1¡@FPGA°ò¦¤Jªù 2

1.2¡@FPGAªºÀu¶Õ»P§½­­©Ê 6

1.3¡@FPGA¶}µo©Ò»Ýªº§Þ¯à 7

1.4¡@FPGAÀ³¥Î»â°ì 8

1.5¡@FPGA¶}µo¬yµ{ 9

²Ä2³¹¡@FPGAªO¯Å¹q¸ô³]­p 11

2.1¡@FPGAªO¯Å¹q¸ô³]­p¤­­n¯À 11

2.2¡@FPGA®Ö¤ß¹q¸ôªO³]­p 17

2.3¡@ÂX®i¥~³]¤lªO³]­p 34

²Ä¤G³¡¤À¡@¤uµ{¹ê¨Ò

²Ä3³¹¡@¤uµ{¹ê¨Ò1¡X¡XPLL¨Ò¤Æ°t¸m»PLED°{Ã{ 50

3.1¡@¥\¯à·§­z 50

3.2¡@·s«ØQuartus II¤uµ{ 50

3.3¡@IP®Ö°t¸m¡X¡XPLL 54

3.4¡@¤Þ¸}¤À°t 60

3.5¡@¶~¸m¤Þ¸}³]¸m 64

3.6¡@Verilog¥N½X¸ÑªR 65

3.7¡@ªO¯Å½Õ¸Õ 72

²Ä4³¹¡@¤uµ{¹ê¨Ò2¡X¡XDDR2±±¨î¾¹¶°¦¨»PŪ¼g´ú¸Õ 73

4.1¡@¥\¯à·§­z 73

4.2¡@IP®Ö°t¸m¡X¡X¤ù¤ºRAM 74

4.3¡@IP®Ö°t¸m¡X¡XDDR2±±¨î¾¹ 79

4.4¡@DDR2¤Þ¸}¹q¥­³]¸m 87

4.5¡@Verilog¥N½X¸ÑªR 90

4.6¡@ªO¯Å½Õ¸Õ 100

²Ä5³¹¡@¤uµ{¹ê¨Ò3¡X¡XQsys¨t²Î·f«Ø»P³n¥ó¶}µo 102

5.1¡@¥\¯à·§­z 102

5.2¡@Qsys¨t²Î·f«Ø 103

5.3¡@Verilog¥N½X¸ÑªR 117

5.4¡@³n¥ó¤uµ{¡X¡X³Ð«Ø»P½sĶ 119

5.5¡@³n¥ó¤uµ{¡X¡X¾É¤J¤w¦³¤uµ{ 125

5.6¡@³n¥ó¤uµ{¡X¡X¹B¦æ½Õ¸Õ 126

5.7¡@ªO¯Å½Õ¸Õ 128

²Ä6³¹¡@¤uµ{¹ê¨Ò4¡X¡XNAND FlashŪ¼g´ú¸Õ 130

6.1¡@¥\¯à·§­z 130

6.2¡@IP®Ö°t¸m¡X¡X¦Û©w¸qQsys²Õ¥ó 131

6.3¡@Verilog¥N½X¸ÑªR 146

6.4¡@³n¥óµ{§Ç¸ÑªR 160

6.5¡@ªO¯Å½Õ¸Õ 162

²Ä7³¹¡@¤uµ{¹ê¨Ò5¡X¡X¦h¤À¿ë²vVGAÅã¥ÜÅX°Ê 164

7.1¡@¥\¯à·§­z 164

7.2¡@¸Ë°t»¡©ú 166

7.3¡@´_¥Î¤Þ¸}³]¸m 167

7.4¡@Verilog¥N½X¸ÑªR 169

7.5¡@ªO¯Å½Õ¸Õ 174

²Ä8³¹¡@¤uµ{¹ê¨Ò6¡X¡X7¤o800¡Ñ 480 LCDÅã¥ÜÅX°Ê 175

8.1¡@¥\¯à·§­z 175

8.2¡@¸Ë°t»¡©ú 176

8.3¡@Verilog¥N½X¸ÑªR 176

8.4¡@ªO¯Å½Õ¸Õ 177

²Ä9³¹¡@¤uµ{¹ê¨Ò7¡X¡XLCDIJºN«ÌÅX°Ê³]­p 179

9.1¡@¥\¯à·§­z 179

9.2¡@¸Ë°t»¡©ú 181

9.3¡@Verilog¥N½X¸ÑªR 181

9.4¡@³n¥óµ{§Ç¸ÑªR 183

9.5¡@ªO¯Å½Õ¸Õ 185

²Ä10³¹¡@¤uµ{¹ê¨Ò8¡X¡X¹q¤lÂIµæ³æ³]­p 187

10.1¡@¥\¯à·§­z 187

10.2¡@¸Ë°t»¡©ú 189

10.3¡@IP®Ö°t¸m¡X¡XFIFO°t¸m 189

10.4¡@Verilog¥N½X¸ÑªR 201

10.5¡@³n¥óµ{§Ç¸ÑªR 206

10.6¡@ªO¯Å½Õ¸Õ 214

²Ä11³¹¡@¤uµ{¹ê¨Ò9¡X¡X200¸U¹³¯ÀCMOSÄá¹³ÀYªö¶°Åã¥Ü 221

11.1¡@¥\¯à·§­z 221

11.2¡@¸Ë°t»¡©ú 223

11.3¡@IP®Ö°t¸m¡X¡XROM°t¸m»Pªì©l¤Æ 223

11.4¡@IP®Ö°t¸m¡X¡XFIFO°t¸m 228

11.5¡@Verilog¥N½X¸ÑªR 231

11.6¡@ªO¯Å½Õ¸Õ 237

²Ä12³¹¡@¤uµ{¹ê¨Ò10¡X¡XAV¡]PAL/NTSC¡^µøÀWªö¶°Åã¥Ü 238

12.1¡@¥\¯à·§­z 238

12.2¡@¸Ë°t»¡©ú 239

12.3¡@IP®Ö°t¸m¡X¡XIn-System Sources and Probes Editor°t¸m 239

12.4¡@IP®Ö°t¸m¡X¡XFIFO°t¸m 242

12.5¡@IP®Ö°t¸m¡X¡X²¾¦ì±H¦s¾¹°t¸m 244

12.6¡@IP®Ö°t¸m¡X¡X­¼ªk¾¹°t¸m 248

12.7¡@Verilog¥N½X¸ÑªR 254

12.8¡@ªO¯Å½Õ¸Õ 272

²Ä13³¹¡@¤uµ{¹ê¨Ò11¡X¡XFX2µw¥ó©MÅX°Ê¦w¸Ë¥H¤ÎBulkloop¹êÅç 275

13.1¡@¥\¯à·§­z 275

13.2¡@¸Ë°t»¡©ú 276

13.3¡@FX2ÅX°Ê¦w¸Ë»¡©ú 276

13.4¡@ªO¯Å½Õ¸Õ 278

²Ä14³¹¡@¤uµ{¹ê¨Ò12¡X¡X°ò¤_FX2©MFPGAªºLoopback/StreamIN/StreamOUT¹ê¨Ò 281

14.1¡@¥\¯à·§­z 281

14.2¡@¸Ë°t»¡©ú 282

14.3¡@IP®Ö°t¸m¡X¡XFIFO°t¸m 284

14.4¡@IP®Ö°t¸m¡X¡XRAM°t¸m 286

14.5¡@IP®Ö°t¸m¡X¡XSignalTap II°t¸m 288

14.6¡@Verilog¥N½X¸ÑªR¡X¡Xfx2_loopback¤uµ{ 292

14.7¡@Verilog¥N½X¸ÑªR¡X¡Xfx2_StreamIN¤uµ{ 295

14.8¡@Verilog¥N½X¸ÑªR¡X¡Xfx2_StreamOUT¤uµ{ 297

14.9¡@ªO¯Å½Õ¸Õ 298

²Ä15³¹¡@¤uµ{¹ê¨Ò13¡X¡X°ò¤_VGAÅã¥Ü¾¹ªº720pªº¼s§i¾÷³]­p 304

15.1¡@¥\¯à·§­z 304

15.2¡@¸Ë°t»¡©ú 305

15.3¡@Verilog¥N½X¸ÑªR 305

15.4¡@³n¥óµ{§Ç¸ÑªR 306

15.5¡@ªO¯Å½Õ¸Õ 310

²Ä16³¹¡@¤uµ{¹ê¨Ò14¡X¡XTXT¤å¥»¾\Ū¾¹³]­p 313

16.1¡@¥\¯à·§­z 313

16.2¡@¸Ë°t»¡©ú 314

16.3¡@GB2312¤¤¤å¦r²Å¶°Â²¤¶ 314

16.4¡@Verilog¥N½X¸ÑªR 317

16.5¡@³n¥óµ{§Ç¸ÑªR 318

16.6¡@ªO¯Å½Õ¸Õ 325

²Ä17³¹¡@¤uµ{¹ê¨Ò15¡X¡X¤u·~²{³õ¹ê®ÉºÊ±±¬É­±³]­p 329

17.1¡@¥\¯à·§­z 329

17.2¡@¸Ë°t»¡©ú 330

17.3¡@IP®Ö°t¸m¡X¡XÂù¤fRAM 330

17.4¡@Verilog¥N½X¸ÑªR 335

17.5¡@³n¥óµ{§Ç¸ÑªR 339

17.6¡@ªO¯Å½Õ¸Õ 341

²Ä18³¹¡@¤uµ{¹ê¨Ò16¡X¡X¦h¤À¿ë²vHDMIÅã¥ÜÅX°Ê³]­p 344

18.1¡@¥\¯à·§­z 344

18.2¡@¸Ë°t»¡©ú 346

18.3¡@Verilog¥N½X¸ÑªR 347

18.4¡@³n¥óµ{§Ç¸ÑªR 350

18.5¡@ªO¯Å½Õ¸Õ 352

²Ä19³¹¡@¤uµ{¹ê¨Ò17¡X¡X°ò¤_HDMIªºAVªö¶°Åã¥Ü 353

19.1¡@¥\¯à·§­z 353

19.2¡@¸Ë°t»¡©ú 354

19.3¡@Verilog¥N½X¸ÑªR 354

19.4¡@³n¥óµ{§Ç¸ÑªR 358

19.5¡@ªO¯Å½Õ¸Õ 358

²Ä20³¹¡@¤uµ{¹ê¨Ò18¡X¡XÂùÄá¹³ÀY¹Ï¹³ªö¶° 360

20.1¡@¥\¯à·§­z 360

20.2¡@¸Ë°t»¡©ú 361

20.3¡@Verilog¥N½X¸ÑªR 362

20.4¡@ªO¯Å½Õ¸Õ 365
§Ç¡G