 |
-- 會員 / 註冊 --
|
 |
|
|
|
通信IC設計（上下冊） ( 簡體 字) |
| 作者：李慶華 | 類別：1. -> 電子工程 -> 電子電氣 |
| 譯者： |
| 出版社：機械工業出版社 |  3dWoo書號： 43946
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：4/27/2016 |
| 頁數：1180 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 | | ISBN：9787111525516 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：本書系統講解了基帶芯片的理論與設計實現。全書內容涉及通信IC設計知識、通信系統基礎知識以及通信相關的理論知識等基礎知識；還有廣播基帶芯片、無線（WiFi）基帶芯片、LTE基帶芯片的設計實現等實戰知識。 |
目錄：序言一
序言二
前 言
第1章 集成電路設計與HDL / 1
1.1 集成電路設計基礎 / 1
1.1.1 集成電路的概念 / 1
1.1.2 IC設計的本質 / 5
1.1.3 IC設計流程 / 9
1.2 Verilog HDL快速入門 / 16
1.2.1 Verilog HDL簡介 / 16
1.2.2 Verilog的表達能力 / 17
1.2.3 第一個Verilog程序：通用加法器 / 18
1.2.4 第二個Verilog程序：多路選擇器與運算操作 / 20
1.2.5 第三個Verilog程序：D觸發器和多路延遲 / 27
1.2.6 第四個Verilog程序：function與時序電路組合 / 34
1.2.7 第五個Verilog程序：有限狀態機 / 47
1.2.8 第六個Verilog程序：寫testbench / 64
1.2.9 第七個Verilog程序：SPI總線 / 85
1.2.10 第八個Verilog程序：異步UART / 92
1.2.11 一些有用的Verilog程序 / 99
1.2.12 Verilog不同版本的差異 / 108
1.2.13 Verilog語法小結 / 108
1.3 復雜邏輯模塊的設計 / 110
1.3.1 結構化的設計 / 110
1.3.2 數據流的設計 / 114
1.3.3 控制流的設計 / 132
1.3.4 重要接口部件的設計 / 135
1.4 數的表示與基本運算 / 144
1.4.1 數的表示方法 / 145
1.4.2 定點數的計算規則 / 149
1.4.3 定點計算舉例 / 149
1.4.4 定點數的移位規則 / 152
1.5 Verilog HDL編程規范 / 155
1.5.1 文檔規范 / 156
1.5.2 編程規范 / 156
1.5.3 文件頭定義格式 / 156
1.5.4 格式規則 / 157
1.5.5 命名規則 / 157
1.5.6 整體編碼規則 / 158
1.5.7 全局信號編碼規則 / 166
1.5.8 模塊編碼規則 / 166
1.5.9 可綜合性設計 / 167
1.5.10 可重用設計 / 168
1.5.11 編程規范小結 / 168
1.6 HDL電路設計技巧 / 168
1.6.1 芯片設計的核心目標 / 168
1.6.2 如何提高電路運行速度 / 170
1.6.3 如何降低電路規模（使用面積） / 173
1.6.4 如何優化時序 / 187
總結 / 194
第2章 FPGA設計與進階 / 195
2.1 FPGA簡介 / 196
2.1.1 FPGA功能強大的秘密 / 200
2.1.2 FPGA具備可編程能力的原因 / 201
2.1.3 其他的FPGA內部單元 / 205
2.1.4 FPGA的應用方向 / 205
2.1.5 FPGA的設計流程 / 207
2.1.6 FPGA的層次提升 / 217
2.2 FPGA與ASIC的差異 / 220
2.3 FPGA的基本構成 / 221
2.3.1 FPGA的RAM資源 / 222
2.3.2 DSP資源 / 232
2.3.3 PLL資源 / 239
2.3.4 I/O引腳資源 / 244
2.4 FPGA的調試 / 251
2.4.1 在線存儲器內容編輯工具 / 251
2.4.2 內嵌邏輯分析儀 / 253
2.4.3 虛擬JTAG / 260
2.4.4 LogicLock / 267
2.4.5 調試設計的指導原則 / 268
2.5 FPGA的設計方法 / 269
2.5.1 FPGA的設計規范 / 270
2.5.2 FPGA的整體結構設計 / 270
2.6 FPGA電路的優化 / 285
2.6.1 整體優化原則 / 287
2.6.2 FPGA優化舉例 / 288
2.7 FPGA可綜合的概念 / 290
2.7.1 可綜合與不可綜合的歸納 / 291
2.7.2 always可綜合的概念 / 292
2.7.3 有限狀態機可綜合的概念 / 293
2.7.4 可綜合模塊舉例 / 294
2.8 FPGA設計的注意事項 / 301
2.8.1 外部接口 / 302
2.8.2 時鐘電路 / 302
2.8.3 復位電路 / 305
2.8.4 FPGA的設計規則 / 307
附錄 開發流程與應用環境快速搭建 / 310
總結 / 338
第3章 通信系統基礎部件設計 / 339
3.1 通信模型的構架 / 340
3.1.1 通信電路的組成結構 / 340
3.1.2 常見的算法單元模塊 / 341
3.2 通信系統的基本算法 / 342
3.3 通信系統芯片設計的基本套路 / 344
3.3.1 芯片設計的整體流程 / 345
3.3.2 需求類別分析 / 345
3.3.3 高速通信芯片的實現方案 / 346
3.3.4 中速通信芯片的實現方案 / 347
3.3.5 低速通信芯片的實現方案 / 349
3.3.6 傳統終端基帶芯片的實現方案 / 350
3.4 數字濾波器設計 / 352
3.4.1 FIR濾波器的基本概念 / 352
3.4.2 FIR濾波器的基本硬件實現 / 354
3.4.3 FIR濾波器硬件實現結構概述 / 357
3.4.4 基于分布式算法的FIR濾波器 / 366
3.4.5 IIR濾波器設計 / 373
3.4.6 濾波器設計中的量化問題 / 376
3.4.7 數字濾波器的擴展應用——相關 / 385
3.5 FFT原理與硬件設計 / 389
3.5.1 概述 / 389
3.5.2 FFT算法概述 / 392
3.5.3 FFT實現面臨的問題 / 396
3.5.4 FFT硬件實現方案 / 398
3.5.5 適用于WLAN發射機的64點FFT設計 / 404
3.5.6 適用于WLAN接收機的64點FFT設計 / 411
3.5.7 FFT與FIR的關系 / 414
3.5.8 離散余弦變換 / 415
3.6 CORDIC算法 / 418
3.6.1 CORDIC簡介 / 418
3.6.2 一個求角度反正切的例子 / 419
3.6.3 CORDIC算法原理 / 422
3.6.4 CORDIC通用算法原理 / 424
3.6.5 CORDIC算法的硬件實現結構 / 426
3.7 NCO與DDS / 432
3.7.1 NCO與DDS簡介 / 432
3.7.2 NCO設計原理 / 432
3.7.3 NCO硬件設計 / 434
3.7.4 DDS硬件設計 / 435
3.7.5 DDS實現通信調制 / 437
3.8 數字信號處理的集成案例1：數字中頻 / 439
3.8.1 概述 / 439
3.8.2 數字下變頻 / 440
3.8.3 數字上變頻 / 457
3.8.4 數字上下變頻的系統級設計 / 461
3.8.5 數字中頻的各種設計案例 / 468
3.9 數字信號處理的集成案例2：FM收音機 / 482
3.9.1 FM收音機原理 / 483
3.9.2 FM收音機的解調思路 / 485
3.9.3 FM的中頻處理 / 486
3.9.4 FM單聲道收音機的ESL設計 / 491
3.9.5 FM立體聲收音機的硬件實現 / 493
3.9.6 FM收音機相關的一些話題 / 499
附錄 數字信號處理算法實現的部分技巧 / 505
總結 / 519
第4章 通信系統的信道編解碼 / 520
4.1 通信編解碼的基本框架 / 521
4.1.1 編碼的基礎知識 / 521
4.1.2 編碼的幾個基本概念 / 522
4.1.3 信道編碼間的關系 / 523
4.1.4 級聯碼 / 523
4.1.5 逼近容量極限的編碼 / 524
4.1.6 信道編解碼芯片實現的基本套路 / 525
4.2 8B/10B編碼與譯碼 / 525
4.2.1 8B/10B編碼過程 / 526
4.2.2 8B/10B解碼過程 / 530
4.2.3 8B/10B編碼與解碼的Verilog實現 / 531
4.3 有限域的運算基礎 / 534
4.3.1 有限域的基本概念 / 535
4.3.2 有限域多項式的運算規則 / 536
4.3.3 GF(2)域的多項式運算 / 538
4.3.4 適合硬件實現的有限域運算方法 / 539
4.4 CRC冗余校驗碼簡介 / 547
4.4.1 CRC算法的基本原理 / 548
4.4.2 幾個基本概念 / 549
4.4.3 CRC算法實現 / 550
4.5 RS碼 / 555
4.5.1 RS的編碼算法 / 556
4.5.2 RS的譯碼算法 / 560
4.6 BCH碼 / 579
4.6.1 BCH編碼 / 580
4.6.2 BCH譯碼方法簡介 / 582
4.7 卷積碼簡介 / 585
4.7.1 卷積碼的相關概念 / 585
4.7.2 卷積碼編碼通用表述 / 585
4.7.3 卷積碼的變形以及特殊處理 / 589
4.7.4 卷積碼的譯碼原理 / 590
4.7.5 Viterbi譯碼的硬件實現 / 604
4.7.6 Viterbi的引申話題 / 606
4.8 信道編解碼集成案例 / 609
4.8.1 編碼方案 / 609
4.8.2 整體編碼流程 / 610
4.8.3 硬件方案的整體概述 / 612
4.8.4 信道編碼 / 618
4.8.5 信道解碼 / 626
4.8.6 芯片實現中的幾個關鍵問題 / 634
總結 / 644
|
| 序： |
|
