嵌入式系統中的模擬電路設計（第2版） ( 簡體 字) |
| 作者：黃智偉,李月華 | 類別：1. -> 電腦組織與體系結構 -> 嵌入式系統
2. -> 電子工程 -> 電路設計 -> 其它 |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 37829
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：3/1/2014 |
| 頁數：316 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 |
| ISBN：9787121224607 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：嵌入式系統是一個數字系統。套用一句廣告詞“Analog is everywhere”（模擬無處不在），模擬電路也是嵌入式系統中不可缺少的重要組成部分。模擬電路在嵌入式系統中起著重要的作用，一些難以解決的問題，如ADC產生的混疊現象，采用數字濾波和軟件處理很難或者無法解決，然而采用一個運算放大器和幾個電阻和電容就能夠較好地解決該問題。例如，在一個12位ADC采樣系統中，如不采用抗混疊濾波器電路，測試采樣1024個代碼，噪聲代碼寬度為44個代碼，LSB為1杄22mV，則44個代碼的噪聲為53杄68mV；而增加一個抗混疊濾波器電路后，噪聲代碼寬度僅為1個代碼，噪聲為1杄22mV。要設計一個能夠滿足要求的嵌入式系統，不僅需要考慮嵌入式處理器的電路設計和軟件編程，也需要考慮與其相關的模擬電路的設計。
本書是為從事嵌入式系統硬件設計的電子工程技術人員編寫的一本介紹嵌入式系統中的模擬電路設計基本知識、設計要求與方法的參考書。本書沒有大量的理論介紹和公式推導，而是從工程設計要求出發，通過介紹大量的模擬電路設計實例，圖文并茂地說明模擬電路設計中的一些技巧與方法，以及應該注意的問題，具有很好的工程性和實用性。
本書也可以作為本科院校和高職高專電子信息工程、通信工程、自動化、電氣、計算機應用等專業學習嵌入式系統硬件設計的教材，以及作為全國大學生電子設計競賽的培訓教材。
本書共6章。
第1章模數轉換器（ADC）的驅動電路設計，介紹了影響ADC精度的一些技術指標，如何為ADC選擇合適的驅動緩沖器，放大器電路設計中應注意避免的一些問題，單電源運算放大器電路設計應考慮的問題，基于運算放大器的ADC驅動電路，基于儀表放大器的ADC驅動電路，高速差分ADC驅動器和基于差分放大器的ADC驅動電路，以及ADC輸入采樣保持電路。
第2章數模轉換器（DAC）的輸出電路設計，介紹了影響DAC精度的一些技術指標，DAC的輸出電路。
第3章抗混疊濾波器電路設計，介紹了抗混疊濾波器基本特性，OP構成的抗混疊濾波器電路，集成的抗混疊濾波器電路。
第4章電壓基準電路設計，介紹了電壓基準的選擇，單片電壓基準電路，輸出電壓可調的電壓基準電路，擴展輸入電壓的電壓基準電路，擴展輸出電流的電壓基準電路，負電壓基準電路，正負電壓基準電路，調節外部基準電壓改變𦮳-Δ ADC的增益，通過調節電壓基準來增加ADC的精度和分辨率，以及多ADC系統的基準電壓設計。
第5章模數混合系統的PCB設計，介紹了模數混合電路PCB的分區，模數混合電路的接地和電源去耦合，運算放大器的PCB設計，12位稱重系統的PCB設計，24位Δ-𦮳 ADC 的PCB設計，模數混合系統PICtailTM演示板的PCB設計，多通道同時采樣數據采集系統的PCB設計，以及16位DAC的PCB設計。
第6章 模擬前端（AFE），介紹了應變儀、溫度、pH化學傳感器等傳感器模擬前端 ，用于電容傳感器接口的模擬前端，ECG/EKG模擬前端，超聲模擬前端，用于數字化X 射線探測器的模擬前端，電測量模擬前端，通信模擬前端，以及數據采集系統的電路和PCB設計。
本書在編寫過程中，參考了大量的國內外著作和資料，參考并引用了Texas Instruments、Analog Devices、Maxim、Microchip Technology、Linear Technology、National Semiconductor等公司提供的技術資料和應用筆記，得到了許多專家和學者的大力支持，聽取了多方面的意見和建議。李富英高級工程師對本書進行了審閱，參與本書編寫的還有南華大學李月華老師、王彥教授、李圣副教授、李揚宗、肖志剛、劉聰、湯柯夫、樊亮、張翼、李軍、戴煥昌、稅夢玲、歐科軍、李富英等，在此一并表示衷心的感謝。
同時感謝“國家級大學生創新創業訓練計劃項目”（201210555009）課題組，湖南省普通高等院校教學改革研究項目（20120216）和（20130216）課題組，湖南省大學生研究性學習與創新性實驗計劃項目（201209）課題組，對本書編寫所做的大量工作和支持。
由于我們水平有限，不足之處在所難免，敬請各位讀者批評斧正。
黃智偉于南華大學2013年11月 |
內容簡介：模擬無處不在，模擬電路是嵌入式系統中不可缺少的重要組成部分。本書共6章，著重介紹了模數轉換器（ADC）的驅動電路設計、數模轉換器（DAC）的輸出電路設計、抗混疊濾波器電路設計、電壓基準電路的選擇與設計、模數混合系統的PCB設計及模擬前端（AFE）電路設計。
本書內容豐富，敘述詳盡清晰，圖文并茂，通過大量的設計實例說明嵌入式系統中的模擬電路設計的一些技巧與方法、以及應該注意的問題，工程性好，實用性強。 |
目錄：第1章模數轉換器（ADC）的驅動電路設計
1杄1影響ADC精度的一些技術指標
1杄1杄1選擇ADC時需要考慮的一些因素
1杄1杄2ADC的轉換函數
1杄1杄3ADC的偏置誤差
1杄1杄4ADC的增益誤差
1杄1杄5ADC的微分非線性誤差
1杄1杄6ADC的積分非線性誤差
1杄1杄7ADC的絕對精度誤差
1杄1杄8ADC的孔徑誤差
1杄1杄9ADC的量化誤差
1杄1杄10ADC的動態指標
1杄1杄11系統精度和分辨率
1杄2為ADC選擇合適的驅動緩沖器
1杄2杄1噪聲對ADC性能的影響
1杄2杄2總諧波失真加噪聲（THD+N）
1杄2杄3帶寬
1杄2杄4壓擺率和建立時間
1杄2杄5緩沖器性能與ADC的輸入結構
1杄3放大器電路設計中應注意避免的一些問題
1杄3杄1正確地為AC耦合提供DC偏置電流回路
1杄3杄2正確地為放大器和ADC提供參考電壓
1杄3杄3注意片上輸入保護二極管帶來的問題
1杄3杄4運算放大器的接地點選擇
1杄3杄5運算放大器的屏蔽
1杄4單電源運算放大器電路設計應考慮的問題
1杄4杄1輸入級和輸出級
1杄4杄2失調電壓（VOS）和輸入偏置電流（IB）
1杄4杄3增益與負載的關系
1杄4杄4擺率、開環增益與輸出擺幅
1杄4杄5噪聲
1杄4杄6失真
1杄4杄7為單電源運算放大器電路提供退耦
1杄4杄8為單電源運算放大器電路提供負電源
1杄5基于運算放大器的ADC驅動電路
1杄5杄1轉換ADC的輸入電壓范圍
1杄5杄2雙極性SAR ADC的低失真直流耦合驅動
1杄5杄316位ADC單端輸入驅動電路
1杄5杄412位ADC單端輸入驅動電路
1杄5杄5單端輸入、差分輸出ADC驅動電路
1杄5杄6差分輸入、差分輸出ADC驅動電路
1杄5杄7多通道16位逐次逼近型ADC驅動電路
1杄5杄8增益可編程ADC驅動電路
1杄6基于儀表放大器的ADC驅動電路
1杄6杄1儀表放大器電路與ADC的匹配
1杄6杄2帶寬為3杄4MHz的高速ADC驅動電路
1杄6杄316位 3Msps PULSAR飡 ADC驅動電路
1杄6杄4微控制器內部ADC的驅動電路
1杄6杄5改進儀表放大器的差分輸出電路
1杄6杄6高速、高共模抑制比精密模擬前端電路
1杄6杄7高阻抗、高CMR、±10V模擬前端電路
1杄6杄8適合寬動態范圍信號調理的4通道模擬前端電路
1杄7高速差分ADC驅動器
1杄7杄1差分信號的特點
1杄7杄2全差分電壓反饋ADC驅動器電路
1杄7杄3差分放大器電路的增益
1杄7杄4差分輸入的匹配電阻
1杄7杄5單端輸入的匹配電阻
1杄7杄6輸入耦合
1杄7杄7輸出耦合
1杄7杄8差分ADC驅動器的噪聲
1杄7杄9電源電壓選擇與處理
1杄7杄10注意差分ADC驅動器數據手冊中的一些參數
1杄8基于差分放大器的ADC驅動電路
1杄8杄1單端到差分的12位40Msps ADC驅動電路
1杄8杄23V單電源單端輸入、差分輸出ADC驅動電路
1杄8杄3單端輸入、差分輸出ADC驅動電路
1杄8杄4單端至差分雙通道12位3Msps SAR ADC 驅動電路
1杄8杄5單端至差分的軌到軌輸出ADC驅動電路
1杄8杄6單端輸入、差分輸出14位ADC驅動電路
1杄8杄7單端輸入、差分輸出16 位ADC驅動電路
1杄8杄8單端輸入、差分輸出105Msps ADC驅動電路
1杄8杄9DC耦合單端到差分ADC驅動電路
1杄8杄10單端輸入、差分輸出增益可選的差分ADC驅動電路
1杄8杄11單端輸入、差分輸出交流耦合IF ADC驅動電路
1杄8杄12單端輸入、差分輸出交流耦合寬帶IF ADC驅動電路
1杄8杄13RF/IF前端差分ADC驅動電路
1杄8杄14雙通道IF采樣接收機的ADC驅動電路
1杄8杄1516位 140MHz ADC驅動電路
1杄8杄16差分輸入、差分輸出200MHz IF ADC驅動電路
1杄8杄17差分輸入、差分輸出75250MHz IF ADC驅動電路
1杄8杄18用200MHz變壓器來實現單端至差分轉換
1杄8杄19用800MHz變壓器來實現單端至差分轉換
1杄8杄20ADC驅動變壓器二次側的阻抗匹配
1杄8杄21單端輸入、差分輸出750MHz ADC驅動電路
1杄8杄22采用集成寬帶有源濾波器的ADC驅動電路
1杄9ADC輸入采樣/保持電路
1杄9杄1影響采樣/保持電路的技術參數
1杄9杄2采樣時間為700ns的ADC輸入采樣/保持電路
1杄9杄3采樣時間為250ns的ADC輸入采樣/保持電路
1杄9杄4隔離的多通道ADC前端電路
第2章數模轉換器（DAC）的輸出電路設計
2杄1影響DAC精度的一些技術指標
2杄1杄1DAC的轉換函數
2杄1杄2DAC的偏置誤差
2杄1杄3DAC的增益誤差
2杄1杄4DAC的微分非線性誤差
2杄1杄5DAC的積分非線性誤差
2杄1杄6DAC的絕對精度誤差
2杄2DAC的輸出電路
2杄2杄1轉換DAC電流輸出為電壓輸出的電路
2杄2杄2DAC的雙極性電壓輸出電路
2杄2杄3單極性DAC的輸出電路
2杄2杄4電壓輸出DAC的輸出電路
2杄2杄5電流輸出DAC的輸出電路
2杄2杄6視頻DAC輸出電路
2杄2杄7視頻DAC輸出緩沖電路
2杄2杄8具有采樣/保持電路的4通道DAC輸出電路
2杄2杄9具有采樣/保持電路的8通道DAC輸出電路
2杄2杄10隔離的DAC輸出電路
2杄2杄11高速電流輸出DAC的緩沖器電路
第3章抗混疊濾波器電路設計
3杄1抗混疊濾波器
3杄1杄1混疊現象的產生
3杄1杄2低通濾波器的頻域特性
3杄1杄3混疊頻率計算
3杄1杄4低通濾波器的設計工具
3杄2OP構成的抗混疊濾波器電路
3杄2杄11Hz 4階低通濾波器電路
3杄2杄25階1kHz低通Bessel 濾波器電路
3杄2杄3Butterworth 低通濾波器電路
3杄2杄45階100kHz Chebyschev低通濾波器電路
3杄2杄5RTD溫度傳感器的低通濾波電路
3杄2杄6多路輸入的低通濾波電路
3杄3集成的抗混疊濾波器電路
3杄3杄14階Butterworth濾波器
3杄3杄2數字可編程雙路2階連續時間方式低通濾波器
3杄3杄35階低通開關電容濾波器
3杄3杄48階低通開關電容濾波器
3杄3杄58階低通Elliptic開關電容濾波器
3杄3杄6可配置的濾波器和ADC驅動電路
3杄3杄7UHF RFID 閱讀器的雙基帶ADC濾波電路
3杄3杄8雙2階10MHz 低通濾波器
第4章電壓基準電路設計
4杄1電壓基準的選擇
4杄1杄1選擇電壓基準源的一些考慮
4杄1杄2齊納基準源
4杄1杄3帶隙基準源
4杄1杄4XFET基準源
4杄1杄5串聯型電壓基準
4杄1杄6并聯型電壓基準
4杄1杄7串聯型或并聯型電壓基準的選擇
4杄2單片電壓基準電路
4杄2杄1超低噪聲XFET基準電壓源
4杄2杄2超低噪聲LDO XFET基準電壓源
4杄2杄32杄5V電壓基準
4杄2杄41杄25V/2杄048V/2杄5V/ 3V/3杄3V/4杄096V/ 5V電壓基準
4杄2杄55V電壓基準電路
4杄2杄6高輸出電流的電壓基準電路
4杄2杄7采用基準電壓源和運算放大器構成的電壓基準電路
4杄2杄824位ADC的基準電壓電路
4杄2杄9電壓輸出DAC的電壓基準電路
4杄2杄10精密DAC電壓基準電路
4杄2杄11ADC和DCA電壓基準電路
4杄3輸出電壓可調的電壓基準電路
4杄3杄1可編程輸出電壓的電壓基準電路
4杄3杄2可數字調節輸出電壓的電壓基準電路
4杄3杄3可開關控制的電壓基準電路
4杄4擴展輸入電壓的電壓基準電路
4杄4杄13杄640V輸入電壓的電壓基準電路
4杄4杄2430V輸入電壓的電壓基準電路
4杄4杄3680V輸入電壓的電壓基準電路
4杄4杄46160V輸入電壓的電壓基準電路
4杄5擴展輸出電流的電壓基準電路
4杄5杄1精密Boost輸出調節電路
4杄5杄2擴展輸出電流的電壓基準電路
4杄5杄3擴展輸出電流到100mA的電壓基準電路
4杄5杄4擴展輸出電流到300mA的電壓基準電路
4杄5杄5擴展輸出電流到50mA的負電壓基準電路
4杄5杄6擴展輸出電流到100mA的負電壓基準電路
4杄6負電壓基準電路
4杄6杄1單片電壓基準器件構成的負電壓基準電路
4杄6杄2采用運算放大器的負電壓基準電路
4杄6杄3采用開關電容電壓反相器的負電壓基準電路
4杄7正負電壓基準電路
4杄7杄1±2杄5V基準電壓電路
4杄7杄2±5V基準電壓電路
4杄8調節外部基準電壓改變𦮳-ΔADC的增益
4杄8杄1MAX149x系列𦮳-Δ面板表ADC
4杄8杄2電壓基準對ADC的影響
4杄8杄3利用分壓網絡構成可調基準
4杄8杄4ADC使用外部基準時的一些考慮
4杄9通過調節電壓基準來增加ADC的精度和分辨率
4杄9杄1采用多路開關調節電壓基準的測量電路
4杄9杄2基準電壓對ADC精度和分辨率的影響
4杄10多ADC系統的基準電壓設計
4杄10杄1多ADC系統的基準電壓
4杄10杄2ADC的精度
4杄10杄3采用單一外部電壓基準
4杄10杄4采用一組外部電壓基準
第5章模數混合系統的PCB設計
5杄1模數混合電路PCB的分區
5杄1杄1PCB按功能分區
5杄1杄2分割的隔離與互連
5杄2模數混合電路的接地和電源去耦合
5杄2杄1設計理想的參考面
5杄2杄2模擬地和數字地分割
5杄2杄3按電路功能分割接地平面
5杄2杄4采用 “統一地平面”形式
5杄2杄5數字和模擬電源平面的分割
5杄2杄6ADC接地對系統性能的影響
5杄2杄7模數混合系統的電源和接地布局考慮
5杄2杄8去耦電容的安裝位置
5杄2杄9最小化去耦電容器和IC之間的電流環路
5杄2杄10去耦電容器與電源引腳端共用一個焊盤
5杄2杄11采用一個小面積的電源平面來代替電源線條
5杄2杄12在每個電源引腳端都連接去耦電容器
5杄2杄13并聯使用多個去耦電容器
5杄2杄14降低去耦電容器的ESL
5杄2杄15電源線和地線要布在一起
5杄3運算放大器的PCB設計
5杄3杄1放大器輸入端保護環設計
5杄3杄2單端輸入、差分輸出放大器PCB的對稱設計
5杄3杄3高速差分ADC驅動器的PCB設計
5杄3杄4差分ADC驅動器裸露焊盤的PCB設計
5杄3杄5低失真高速差分ADC驅動電路的PCB設計
5杄412位稱重系統的PCB設計
5杄4杄112位稱重系統電路
5杄4杄2沒有采用接地平面的PCB設計
5杄4杄3采用接地平面的PCB設計
5杄4杄4增加抗混疊濾波器
5杄524位Δ-𦮳 ADC的PCB設計
5杄5杄1如何得到23位RMS有效分辨率
5杄5杄2電源層和接地層的布局
5杄5杄3選擇一個合適的外部時鐘源
5杄5杄4推薦使用一個外部基準電壓源
5杄5杄5縮短輸入引腳的連線并濾波
5杄6模數混合系統PICtailTM演示板的PCB設計
5杄7多通道同時采樣數據采集系統的PCB設計
5杄7杄1多通道同時采樣數據采集系統簡介
5杄7杄2DAS的主要噪聲和干擾源
5杄7杄3輸入緩沖放大器的選擇
5杄7杄4對輸入濾波電路的要求
5杄7杄5ADC基準電壓選擇
5杄7杄6采用低通濾波器抑制噪聲
5杄7杄7DAS的PCB設計
5杄816位DAC的PCB設計
5杄8杄116位DAC電路
5杄8杄2有問題的PCB設計
5杄8杄3改進的PCB設計
第6章模擬前端（AFE）電路設計
6杄1傳感器模擬前端電路
6杄1杄1適合應變儀、溫度傳感器的多通道24位傳感器模擬前端
6杄1杄2適合pH化學傳感器應用的可編程的模擬前端
6杄1杄3適合NDIR應用的傳感器模擬前端
6杄1杄4適合低功耗的化學傳感器的可編程的模擬前端
6杄1杄5適用于體重計和人體成分測量的模擬前端
6杄2用于電容傳感器接口的模擬前端電路
6杄2杄1用于電容式傳感器的CapTouchTM控制器
6杄2杄2CapTouch控制器應用中的傳感器的設計
6杄2杄3傳感器的響應
6杄2杄4CapTouch控制器的布局布線指南
6杄3ECG/EKG模擬前端電路
6杄3杄1典型的ECG設備模擬前端
6杄3杄2正確選擇ADC可以降低對AFE的要求
6杄3杄3布局、接地和旁路
6杄3杄4ADAS1000-x系列ECG模擬前端
6杄4超聲模擬前端電路
6杄4杄1超聲成像系統及主要功能元件的設計考慮
6杄4杄2基于延時線的CWD波束成型超聲系統
6杄4杄3基于混頻器的CWD波束成型接收機
6杄4杄4集成的八通道超聲接收器MAX2079
6杄5用于數字化X射線探測器的64通道模擬前端
6杄6電測量模擬前端
6杄6杄1電池測量模擬前端
6杄6杄2單芯片電表模擬前端
6杄6杄3單相電表片上系統（SoC）
6杄7通信模擬前端電路
6杄7杄1電力線通信模擬前端
6杄7杄210位7杄5Msps超低功耗模擬前端
6杄7杄310位45Msps全雙工模擬前端
6杄8數據采集系統
6杄8杄1帶有ADC、DAC的16位數據采集系統
6杄8杄216位 1Msps逐次逼近型模數數據采集系統
參考文獻 |
| 序： |
