ModelSim電子系統分析及仿真（第2版) ( 簡體 字) |
| 作者：于斌,謝龍漢 | 類別：1. -> 電子工程 -> 電子電氣 |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 37468
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：2/1/2014 |
| 頁數：388 |
| 光碟數：1 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 |
| ISBN：9787121219207 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：再版前言
ModelSim是Mentor Graphics公司開發的EDA工具軟件，是一款主要應用于HDL仿真的軟件，為調試設計提供了強力的支持。
ModelSim是一款強大的仿真軟件，不僅支持對HDL的仿真，還支持SystemC、C語言等的調試和仿真，使得在整個的設計中可以采用更靈活的手段來完成設計功能。
在仿真的過程中，ModelSim可以獨立完成HDL代碼的仿真，還可以結合FPGA開發軟件對設計單元進行時序仿真，得到更加真實的仿真結果。多數的FPGA廠商都提供了與ModelSim的接口，使得設計者在器件的選擇和結果的掌握上更加得心應手。
本書第1版在2012年出版以來，獲得讀者的廣泛好評，已多次重印。并且，很多讀者來信介紹他們具體應用ModelSim的情況，對本書提出了很多寶貴意見和建議。在此基礎上，我們根據用戶的建議、結合相關企業應用的需求和高校教學需求，再根據作者多年的教學和工作經驗，進行了修訂。第2版是在最新軟件版本ModelSim 10.1c的基礎上寫作的，更新了大量內容，并且也更加貼合實際應用，相信可以更好地幫助讀者深入應用ModelSim。
本書在編寫過程中，突出了以下特點：
1．直觀易懂性
全書以實例圖解的形式介紹基礎知識和實例操作，所有知識點和操作流程盡可能給出配套圖片，直觀易懂，使用戶能夠在最短的時間內獲取最多的知識。
2．可擴展性
全書以ModelSim SE 10.1c版軟件為平臺進行講解，但是講解過程中提供了命令行操作和菜單操作兩種操作方法，命令行操作使得講解的知識更具擴展性。
3．實用性
全書采用了基礎知識介紹和實例操作相結合的方法，互相補充，書中的實例都是具有實際意義的設計實例，并根據介紹內容的不同進行了選取，使讀者能夠更好地理解操作的過程，使讀者在學完本書后能夠快速地將知識應用于生產實踐。
4．結構清晰，講解詳盡
全書采用基礎知識、綜合實例的循序漸進的講解方法，一步步地提高用戶的仿真技能，而且每個知識點和實例都做了盡可能詳細地講解，使用戶學習起來輕松自如。
5．多媒體示范
本書的配套光盤中提供了所有實例的視頻操作 ，讀者可以在觀看視頻時增強對知識點的理解。同時，視頻中操作的步驟嚴格按照書中實例的步驟進行，可以看到文字難以描述的過程。
本書分為8章，依次介紹ModelSim 10.1c基本知識、操作界面、工程和庫、對不同語言的仿真、仿真分析方法、與其他軟件的協同仿真、對不同公司器件的后仿真、ModelSim的文件和腳本等內容。
第1章 概述。介紹IC設計的基本流程和ModelSim不同版本的特點和功能，并給出一個簡單的實例，快速地掌握使用ModelSim進行基本仿真的流程。
第2章 操作界面。介紹ModelSim的基本操作界面，包括菜單欄中各命令的基本功能和主界面中工作區、命令區、MDI區的功能，并介紹仿真中經常使用到的窗口。
第3章 工程和庫。介紹工程和庫的相關知識，給出詳細的工程管理方法和庫的建立導入方式，并給出了實例。
第4章 ModelSim對不同語言的仿真。介紹使用ModelSim對Verilog語言和VHDL的仿真方法，并分別配以實例進行講解。給出了對SystemC的仿真方法和三種語言混合仿真需要注意的事項，并給出了與Verilog混合仿真的實例。
第5章 利用ModelSim進行仿真分析。介紹如何使用ModelSim觀察仿真結果，進行仿真分析，主要包括WLF文件、創建波形激勵、波形分析、存儲器查看、數據流窗口、原理圖窗口、性能分析、信號探測和利用JobSpy進行批處理使用等內容，在章末配有多個實例演示這些功能。
第6章 ModelSim的協同仿真。介紹如何使用其他軟件工具與ModelSim進行系統仿真，彌補ModelSim的不足，主要介紹了使用Debussy和Matlab與ModelSim進行仿真的配置方法和步驟，并給出了實例。
第7章 ModelSim對不同公司器件的后仿真。介紹利用FPGA開發工具與ModelSim聯合進行后仿真的過程，以Altera、Xilinx、Lattice、Actel四大業界主流廠商的開發工具為例，并結合實例演示。
第8章 ModelSim的文件和腳本。介紹前7章中涉及的文件類型，包括SDF文件、VCD文件、Tcl文件、DO文件等，這些文件都是在仿真中有重要作用的文件類型，在本章中統一進行講解，并配以實例演示。
全書主要由哈爾濱理工大學于斌編寫，參與本書編寫和光盤開發的人員還有謝龍漢、林偉、魏艷光、林木議、王悅陽、林偉潔、林樹財、鄭曉、吳苗、李翔、莫衍、朱小遠、唐培培、耿煜、尚濤、鄧奕、張桂東、魯力、劉文超、劉新東、米秀杰等。由于時間倉促，書中難免有疏漏之處，請讀者諒解。如有任何意見和建議，讀者可通過電子郵件yubin@hrbust.edu.cn與我們交流。
編 者 |
內容簡介：ModelSim是優秀的HDL仿真軟件之一，它能提供友好的仿真環境，是業界唯一單內核支持VHDL和Verilog混合仿真的仿真器，它采用直接優化的編譯技術、Tcl/Tk技術和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。
本書以ModelSim SE 10.1c版軟件為平臺，由淺入深、循序漸進地介紹ModelSim 10.1c軟件各部分知識，包括ModelSim 10.1c的基礎知識、菜單命令、庫和工程的建立與管理、Verilog/VHDL文件編譯仿真、采用多種方式分析仿真結果，以及與多種軟件聯合仿真等知識。書中配有大量插圖，并結合實例詳細地講解使用ModelSim進行仿真操作的基本知識和方法技巧，配書光盤中有本書實例操作的視頻講解，讀者能夠輕松學習。
本書在第一版的基礎上，綜合讀者建議、課題使用情況進行修訂完善，更多典型實例。 |
目錄：第1章 概述 1
1.1 IC設計與ModelSim 2
1.1.1 IC設計基本流程 2
1.1.2 ModelSim概述 3
1.2 ModelSim應用基本流程 5
1.3 ModelSim基本仿真流程 5
1.3.1 創建一個工作庫 6
1.3.2 編譯設計文件 7
1.3.3 運行仿真 8
1.3.4 查看結果 9
1.4 ModelSim工程仿真流程 9
1.4.1 創建工程及工程庫 10
1.4.2 創建新文件 11
1.4.3 加載設計文件 12
1.4.4 編譯源文件 13
1.4.5 運行仿真和查看結果 14
1.4.6 工程調試 14
第2章 操作界面 16
2.1 整體界面 17
2.2 菜單欄 17
2.2.1 File菜單 18
2.2.2 Edit菜單 25
2.2.3 View菜單 27
2.2.4 Compile菜單 28
2.2.5 Simulate菜單 30
2.2.6 Add菜單 33
2.2.7 Tools菜單 33
2.2.8 Layout菜單 39
2.2.9 Bookmarks菜單 39
2.2.10 Window菜單 40
2.2.11 Help菜單 41
2.3 工具欄 42
2.4 標簽區 42
2.5 命令窗口 43
2.6 MDI窗口 44
2.6.1 源文件窗口 44
2.6.2 波形窗口 45
2.6.3 列表窗口 46
2.6.4 數據流窗口 46
2.6.5 屬性窗口 47
2.6.6 進程窗口 48
2.6.7 對象窗口 48
2.6.8 存儲器窗口 48
2.6.9 原理圖窗口 49
2.6.10 觀察窗口 50
2.7 界面的設置 50
2.7.1 定制用戶界面 50
2.7.2 設置界面參數 52
第3章 工程和庫 54
3.1 ModelSim工程 55
3.1.1 刪除原有工程 55
3.1.2 開始一個新工程 55
3.1.3 工程標簽 57
3.1.4 工程編譯 58
3.1.5 仿真環境配置 61
3.1.6 工程文件組織 63
3.1.7 工程及文件屬性設置 64
實例3-1 工程文件管理 69
3.2 ModelSim庫 73
3.2.1 概述 73
3.2.2 庫的創建及管理 74
3.2.3 資源庫管理 76
3.2.4 導入FPGA的庫 77
3.2.5 本節實例 78
第4章 ModelSim對不同語言的仿真 84
4.1 VHDL仿真 85
4.1.1 VHDL文件編譯 85
4.1.2 VHDL設計優化 86
4.1.3 VHDL設計仿真 91
4.1.4 還原點和仿真恢復 96
4.1.5 TEXTIO的使用 97
實例4-1 VHDL設計的仿真全過程 99
4.2 Verilog仿真 104
4.2.1 Verilog文件編譯 104
4.2.2 Verilog設計優化 105
4.2.3 Verilog設計仿真 106
4.2.4 還原點和仿真恢復 111
4.2.5 單元庫 111
4.2.6 系統任務和系統函數 112
4.2.7 編譯指令 114
實例4-2 32位浮點乘法器的Verilog
仿真過程 115
4.3 C調試 121
4.3.1 概述 121
4.3.2 C步進調試與調試設置 123
4.4 SystemC仿真 124
4.4.1 概述 124
4.4.2 SystemC文件的編譯和鏈接 125
4.4.3 設計仿真和調試 130
4.4.4 常見錯誤 132
4.5 混合語言仿真 134
4.5.1 編譯過程與公共設計庫 134
4.5.2 映射數據類型 136
4.5.3 VHDL調用Verilog 139
4.5.4 Verilog調用VHDL 141
4.5.5 SystemC調用Verilog 141
4.5.6 Verilog調用SystemC 142
4.5.7 SystemC調用VHDL 143
4.5.8 VHDL調用SystemC 144
實例4-3 systemC與Verilog混合仿真
過程 145
第5章 利用ModelSim進行仿真分析 148
5.1 仿真概述 149
5.2 WLF文件和虛擬對象 150
5.2.1 保存仿真狀態 150
5.2.2 Dataset結構 153
5.2.3 Dataset管理 154
5.2.4 虛擬對象 156
5.3 利用波形編輯器產生激勵 159
5.3.1 創建波形 159
5.3.2 編輯波形 165
5.3.3 導出激勵文件并使用 168
5.4 采用描述語言生成激勵 170
5.5 ModelSim波形分析 175
5.5.1 波形窗口和列表窗口 175
5.5.2 時間標記 178
5.5.3 窗口的縮放 178
5.5.4 在窗口中搜索 180
5.5.5 窗口的格式編排 181
5.5.6 波形和列表的保存 184
5.5.7 信號總線 186
5.5.8 光標操作 186
5.5.9 其他功能 187
5.5.10 波形比較 188
5.6 存儲器的查看和操作 194
5.6.1 存儲器的查看 194
5.6.2 存儲數據的導出 196
5.6.3 存儲器初始化 197
5.6.4 存儲器調試 198
5.7 數據流窗口的使用 199
5.7.1 概述 199
5.7.2 設計連通性分析 200
5.7.3 信號追蹤和查找 201
5.7.4 設置和保存打印 203
5.7.5 本節實例 204
5.8 原理圖窗口的使用 208
5.9 ModelSim的剖析工具 211
5.9.1 運行性能剖析和存儲器剖析 211
5.9.2 查看性能剖析結果 212
5.9.3 查看存儲器剖析報告 215
5.9.4 保存結果 216
5.10 覆蓋率檢測 217
5.10.1 啟用代碼覆蓋 217
5.10.2 覆蓋率的查看 222
5.10.3 覆蓋率檢測的過濾 225
5.10.4 覆蓋信息報告 227
5.11 信號探測 230
5.12 采用JobSpy控制批處理仿真 232
5.12.1 JobSpy功能與流程 233
5.12.2 運行JobSpy 233
5.13 綜合實例 235
實例5-1 三分頻時鐘的分析 235
實例5-2 同步FIFO的仿真分析 242
實例5-3 基2的SRT除法器的仿真
分析 248
第6章 ModelSim的協同仿真 256
6.1 ModelSim與Debussy的
協同仿真 257
6.1.1 Debussy工具介紹 257
6.1.2 Debussy配置方法 261
實例6-1 與Debussy的協同仿真 264
6.2 ModelSim與Matlab的協同
仿真 271
實例6-2 與Matlab的協同仿真 274
實例6-3 與Simulink的協同仿真 278
實例6-4 使用cosimWizard進行
協同仿真 286
第7章 ModelSim對不同公司器件的
后仿真 294
7.1 ModelSim對Altera器件的
后仿真 295
7.1.1 QuartusⅡ簡介 295
7.1.2 后仿真流程 297
實例7-1 直接采用QuartusⅡ調用
ModelSim進行仿真 298
實例7-2 先用QuartusⅡ創建工程，再用
ModelSim進行時序仿真 310
7.2 ModelSim對Xilinx器件的
后仿真 317
7.2.1 ISE簡介 317
7.2.2 后仿真流程 319
實例7-3 用ISE對全加器進行時序
仿真 319
實例7-4 用ISE直接調用ModelSim
進行時序仿真 327
7.3 ModelSim對Lattice器件的
后仿真 336
7.3.1 Diamond簡介 336
7.3.2 后仿真流程 337
實例7-5 用Diamond對全加器進行
時序仿真 337
實例7-6 用Diamond完成布局繞線，使用
ModelSim進行時序仿真 343
7.4 ModelSim對Actel器件的后仿真 345
實例7-7 用Libero IDE調用ModelSim
進行時序仿真 346
第8章 ModelSim的文件和腳本 354
8.1 SDF文件 355
8.1.1 SDF文件的指定和編譯 355
8.1.2 VHDL的SDF 357
8.1.3 Verilog的SDF 357
8.1.4 SDF文件信息 359
8.2 VCD文件 361
8.2.1 創建一個VCD文件 361
8.2.2 使用VCD作為激勵 363
8.2.3 VCD任務 364
8.2.4 端口驅動數據 365
8.3 Tcl和DO文件 367
8.3.1 Tcl命令 367
8.3.2 Tcl語法 367
8.3.3 ModelSim的Tcl時序命令 368
8.3.4 宏命令 369
8.3.5 本節實例 371 |
| 序： |
