 |
-- 會員 / 註冊 --
|
 |
|
|
|
Cadence印刷電路板設計：Allegro PCB Editor設計指南 ( 簡體 字) |
| 作者：吳均,王輝,周佳永 | 類別：1. -> 電子工程 -> 電路設計 -> Cadence |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 33222
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：8/1/2012 |
| 頁數：548 |
| 光碟數：1 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 | | ISBN：9787121175008 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：隨著計算機、通信和消費類電子的發展，電子產品遍及了我們生活的方方面面，電子工業在全球得到了長足的發展，電子工業的發展也帶動了電子設計自動化技術。電子設計自動化技術（EDA）是在電子CAD技術基礎上發展起來的計算機軟件系統，是指以計算機為工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。利用電子設計自動化工具，電子工程師可以從概念、算法、協議等開始設計電子系統，大量工作可以通過計算機完成，并可以將電子產品從系統設計、電路設計、性能分析到設計出IC版圖、封裝或PCB版圖的整個過程在計算機上自動處理完成。新的工藝決定了電子設計自動化工具的發展，同時，電子設計自動化工具也決定了電子設計的周期和設計的復雜度。好的設計工具可以幫助客戶節約大量的時間，幫助客戶減少產品成熟的周期。
對今天的電子設計來說，電子產品朝著小型化、綠色設計和更加時尚的方式在發展。iPhone 4S、iPad、云計算、4G等產品的出現，帶來了更多的技術挑戰。USB 3.0的傳輸速率是4.8Gbps，USB 2.0的傳輸速率是480Mbps，可見新技術發展之快是難以想象的，采用USB 3.0傳輸同樣大小的數據速度是USB 2.0的10倍。新產品、新技術的出現，帶動了電子工業的發展。隨著電子工業的發展，整個電子工業向小型化、低功耗、高性能的方向轉變，對電子自動化設計工具要求越來越高。如何培養電子工程師，能夠滿足電子設計各個環節的需要是當前電子設計領域的迫切任務。“系統級封裝設計，印刷電路板設計”叢書，主要通過實例、設計的流程的介紹和Cadence EDA工具的應用，來說明封裝和印刷電路板電子設計的整個過程，幫助讀者快速進入系統級封裝和PCB設計領域。
本系列叢書的主要特點如下。
內容完整，體系性強：本系列叢書包括從封裝設計到原理圖設計、印刷電路板設計的整個硬件開發流程，并包括信號完整性分析、企業硬件設計流程數據庫管理平臺的建設，以及FPGA的協同設計。
理論與實踐相結合：本系列叢書不僅包括實際工具的應用、設計案例和相關基礎理論的論述，還結合實際的制造工藝要求、實際工程進行針對性的介紹。
邱善勤博士
“PCB設計是一個遺憾的藝術！”這是投身到這個領域以來我最深切的感悟。PCB作為產品硬件開發中物理實現的關鍵載體，其設計交付是電、熱、結構、可制造性、成本、周期等多方面需求實現的綜合博弈和相互妥協的結果。對已設計交付使用的PCB進行檢視，都可發現只要某需求方降低規格，PCB可以設計得更完美。“沒有最好，只有更好！”我相信這是業界優秀工程師的追求和境界。
隨著電子行業的蓬勃發展，現在中國不但成為了PCB的制造中心，其實也是PCB的設計中心。要說國內PCB行業最缺什么？我認為是人，有沉淀、積累、不浮躁以及富有鉆研精神的人。在我參加的多次國內外PCB相關研討交流活動中，最大的感觸是：“我們很年輕，而國外同行多為頭發花白的老者！”年輕代表著朝氣、有闖勁，具有持續發展的潛力，后繼有人；但明顯缺乏與科技發展同步的沉淀與傳承，基礎構建薄弱。
簡單、智能、安全、準確以及高清的信息交互是人們的持續追求，導致PCB設計在高速、高頻、高密、高可靠性、環保等方面面臨著挑戰，一個個心理設計極限和認識被打破。PCB設計仍是充滿著挑戰的崗位！為了獲得最優化的PCB工程解決方案，必須要培養具有扎實的綜合技能和優秀的PCB設計駕馭能力的PCB設計師來支撐。
PCB設計工程師人才培養的最佳途徑是設計實踐。在國內電子行業蓬勃發展的大環境下，實踐機會并不缺乏，而具有實踐基礎上的指導書籍卻不多見。
當我第一次看到這本書稿的標題時，本以為是常規的工具軟件使用指導書，但完整閱讀完后，“PCB設計工程師的紅寶書！”這是我的第一反應。書中以Allegro PCB設計軟件平臺使用為架構，PCB基礎設計知識介紹為輔助，并結合一博科技公司成功的實踐流程、理念、經驗積累，圖文并茂，將PCB如何成功設計交付完整系統地呈現出來。我認為無論是對PCB設計初學者還是經驗豐富的高手的水平提升，本書都具有非常高的指導作用和參考價值。
有幸與本書的陳蘭兵先生、湯昌茂先生以及其他所有的作者相識多年，他們在PCB設計這個行業上均至少奮斗了十幾年，常常為極具挑戰和代表性的PCB提供設計工程解決方案。在繁忙的本職工作之余，精心打造本書，這是他們的心血結晶，也是對PCB設計行業的一種分享和回饋。
推薦此書給有志于PCB設計領域的廣大讀者，通過此書打開一扇門，充實和夯實中國PCB設計師隊伍，共同迎接世界級的挑戰！
IPC設計師理事會中國分會主席
黃文強
2012年5月于深圳
前言
1936年奧地利人保羅愛斯勒（Paul Eisler）第一個在收音機裝置內實現了印制電路板，從而奠定了當今印制電路板的制造基礎。在這四分之三個世紀的發展過程中，隨著新材料、新工藝的不斷應用，相應的制造技術越來越成熟，在解決高密度互連和嵌入式元器件的實現后，似乎走到一個瓶頸階段，而綠色環保成為當今關注的主題，但是整個印制電路板設計技術和方法卻面臨更多的挑戰。
21世紀進入了高度信息化社會，在產業中印制電路板是一個不可缺少的重要支柱。印制電路板是電子元器件的唯一支撐體，電子信息領域中的一切互連和裝備必須依賴印制電路板得以實現。傳統印制電路板設計是以電路原理圖為基礎，實現電路設計者所需要的連接和實現功能。而當今電子設備要求高性能化、多功能化和小型化，高速大容量電路設計、低功耗設計和高密度互連設計變得更加重要，從而融合多學科的印制電路板設計技術成為高端電子產品最關鍵技術之一，成為整個產品開發設計的一個重要環節。因此印制電路板不是畫出來的，是基于產品功能和性能要求而設計出來的，在實現產品功能和降低成本的同時，也更加注重可制造性、可測試性和可靠性設計。尤其是近代EDA設計工具的發展，不斷豐富和完善印制電路板設計理念和方法，從而把部分印制電路板設計工作提到原理圖設計的前面，成為產品的系統級設計的一部分，這使印制電路板設計變得更加復雜，也顯得更加重要。另一個重要的趨勢是芯片、封裝和印制電路板的協同設計，從而形成緊密配合的硬件設計和物理實現的產業鏈。專業的設計團隊同時還面臨不斷縮短的設計周期壓力，從而推動印制電路板設計從個人設計向平臺建設的發展，印制電路板設計平臺的建設也變得更加重要。
回憶中國印制電路板走過的歷程，今天它已在世界印制電路板發展史上寫下了光輝的一頁。2010年中國印制電路板產值近300億美元，幾乎占全球一半的市場份額，已經成為全球印制電路板第一生產大國。而更重要的是，隨著本土通信、消費電子產品公司在全球的市場飛速突破，以及全球化設計發展的推動，中國已經成為全球的印制電路板設計中心，這將推動整個行業的技術發展和設計水平提升。
本書基于Cadence Allegro最新的設計平臺，通過設計行業相關專家的經驗分享、實例剖析，詳細介紹了整個印制電路設計的各個環節，以期對提高整個行業的設計水平有所幫助，可供廣大設計工程師參考。在此也特別對Cadence和一博科技的大力支持表示感謝！
本書第1~6、8~12、14、16、17章節由一博科技的吳均、湯昌茂以及一博科技相關技術專家主持編寫，第13章及第15章的部分內容由周佳永編寫，第7、18、19章、附錄及15章的部分內容由王輝編寫。在本書的編寫過程中，第7章使用了系列叢書中《Allegro系統級封裝設計》中黃冕編寫的內容，在此內容基礎上添加了PCB設計常用的電氣規則約束。第15章的PCB設計高級技巧中關于Ravel語言部分，由Cadence全球服務部門的單堅編寫。這一部分也是Cadence進行二次編程的關鍵改變，讓二次開發變得更加簡單，有興趣的工程師可以看一下。第18章小型化部分的分類資料由沈宣江提供。第19章射頻設計，主要資料及審核由Cadence研發總部專家肖定如完成。本書可以說是一本綜合使用Allegro PCB Editor的參考書，隨書附帶了一張光盤，主要是書中用的實驗數據和由庫源電氣提供的使用視頻，還提供了由北京耀創和東好科技提供的一些使用文檔。由于時間有限，書中可能有些不足的地方，歡迎廣大讀者指正，郵箱地址為sip.apd@gmail.com。
陳蘭兵
2012年春于上海 |
內容簡介：本書基于Cadence Allegro最新的設計平臺，通過設計行業相關專家的經驗分享、實例剖析，詳細介紹了整個印刷電路設計的各個環節，以期對提高整個行業的設計水平有所幫助。
本書最大的特點是介紹了Cadence Allegro平臺下對于PCB設計所有的工具，既對基本的PCB設計工具進行介紹，也結合了最新的工具，例如，全局布線環境（GRE）、射頻設計、團隊協同設計等。本書也介紹了Cadence最新的設計方法，例如，任意角度布線和針對最新的Intel的Romely平臺下BGA弧形布線的支持，以及最新的埋阻、埋容的技術。 |
目錄：第1章 PCB設計介紹 1
1.1 PCB設計的發展趨勢 1
1.1.1 PCB的歷史 1
1.1.2 PCB設計的發展趨勢 1
1.2 PCB設計流程簡介 4
1.3 高級PCB設計工程師的必備知識 5
1.4 基于Cadence平臺的PCB設計 5
第2章 Allegro SPB平臺簡介 8
2.1 Cadence PCB設計解決方案 8
2.1.1 PCB Editor技術 9
2.1.2 高速設計 12
2.1.3 小型化 12
2.1.4 設計規劃與布線 13
2.1.5 模擬/射頻設計 14
2.1.6 團隊協作設計 14
2.1.7 PCB Autorouter技術 14
2.2 Allegro SPB 軟件安裝 15
第3章 原理圖和PCB交互設計 18
3.1 OrCAD Capture平臺簡介 18
3.2 OrCAD Capture平臺原理圖設計流程 22
3.2.1 OrCAD Capture設計環境 22
3.2.2 創建新項目 25
3.2.3 放置器件并連接 26
3.2.4 器件命名和設計規則檢查 27
3.2.5 跨頁連接 30
3.2.6 網表和Bom 31
3.3 OrCAD Capture平臺原理圖設計規范 32
3.3.1 器件、引腳、網絡命名規范 32
3.3.2 確定封裝 33
3.3.3 關于改板時候的器件名問題 33
3.3.4 原理圖可讀性與布局 34
3.4 正標與反標 35
3.5 設計交互 38
第4章 PCB Editor設計環境和設置 41
4.1 Allegro SPB工作界面 41
4.1.1 工作界面與產品說明 41
4.1.2 選項面板 44
4.2 Allegro SPB參數設置 46
4.3 Allegro SPB環境設置 50
第5章 封裝庫的管理和設計方法 60
5.1 PCB封裝庫簡介 60
5.2 PCB封裝命名規則 67
5.3 PCB封裝創建方法實例 68
5.3.1 創建焊盤庫 70
5.3.2 用Pad Designer 制作焊盤 71
5.3.3 手工創建PCB封裝 78
5.3.4 自動創建PCB封裝 85
5.3.5 封裝實例以及高級技巧 89
5.4 PCB封裝庫管理 94
第6章 PCB設計前處理 96
6.1 PCB設計前處理概述 96
6.2 網表調入 96
6.2.1 封裝庫路徑的指定 97
6.2.2 Allegro Design Authoring/Capture CIS網表調入 98
6.2.3 第三方網表 100
6.3 建立板框 102
6.3.1 手動繪制板框 102
6.3.2 導入DXF格式的板框 106
6.4 添加禁布區 108
6.5 MCAD-ECAD 協同設計 111
6.5.1 第一次導入Baseline的機械結構圖 111
6.5.2 設計過程中的機械結構修改 113
6.5.3 設計結束后建立新的基準（Re-Baseline） 118
第7章 約束管理器 119
7.1 約束管理器（Constraint Manager）介紹 119
7.2 物理約束（Physical Constraint）與間距約束（Spacing Constraint） 124
7.2.1 Physical約束和Spacing約束介紹 124
7.2.2 建立Net Class 124
7.2.3 為Class添加對象（Assigning Objects to Classes） 125
7.2.4 設置Physical約束的Default規則 126
7.2.5 建立擴展Physical約束 128
7.2.6 為Net Class添加Physical約束 129
7.2.7 設置Spacing約束的Default規則 130
7.2.8 建立擴展Spacing約束 130
7.2.9 為Net Class添加Spacing約束 131
7.2.10 建立Net Class-Class間距規則 132
7.2.11 層間約束（Constraints By Layer） 132
7.2.12 Same Net Spacing約束 133
7.2.13 區域約束 133
7.2.14 Net屬性 136
7.2.15 Component屬性和Pin屬性 137
7.2.16 DRC工作表 137
7.2.17 設計約束 138
7.3 實例：設置物理約束和間距約束 139
7.3.1 Physical約束設置 140
7.3.2 Spacing約束設置 142
7.4 電氣約束（Electrical Constraint） 143
7.4.1 Electrical約束介紹 143
7.4.2 Wiring工作表 144
7.4.3 Impedance工作表 148
7.4.4 Min/Max Propagation Delays工作表 149
7.4.5 Relative Propagation Delay工作表 151
7.4.6 Total Etch Length工作表 153
7.4.7 Differential Pair工作表 154
7.5 實例：建立差分線對 159
第8章 PCB布局 163
8.1 PCB布局要求 163
8.2 PCB布局思路 166
8.2.1 接口器件，結構定位 166
8.2.2 主要芯片布局 167
8.2.3 電源模塊布局 169
8.2.4 細化布局 169
8.2.5 布線通道、電源通道評估 170
8.2.6 EMC、SI、散熱設計 173
8.3 布局常用指令 175
8.3.1 擺放元件 175
8.3.2 按照Room放置器件 178
8.3.3 按照Capture CIS原理圖頁面放置器件 181
8.3.4 布局準備 183
8.3.5 手動布局 186
8.4 其他布局功能 190
8.4.1 導出元件庫 190
8.4.2 更新元件（Update Symbols） 191
8.4.3 過孔陣列（Via Arrays） 192
8.4.4 模塊布局和布局復用 193
第9章 層疊設計與阻抗控制 197
9.1 層疊設計的基本原則 197
9.1.1 PCB層的構成 197
9.1.2 合理的PCB層數選擇 198
9.1.3 PCB層疊設置的常見問題 199
9.1.4 層疊設置的基本原則 200
9.2 層疊設計的經典案例 200
9.2.1 四層板的層疊方案 200
9.2.2 六層板的層疊方案 201
9.2.3 八層板的層疊方案 202
9.2.4 十層板的層疊方案 203
9.2.5 十二層板的層疊方案 203
9.2.6 十四層以上單板的層疊方案 205
9.3 阻抗控制 205
9.3.1 阻抗計算需要的參數 205
9.3.2 利用Allegro軟件進行阻抗計算 208
第10章 電源地處理 212
10.1 電源地處理的基本原則 212
10.1.1 載流能力 213
10.1.2 電源通道和濾波 215
10.1.3 直流壓降 215
10.1.4 參考平面 216
10.1.5 其他要求 216
10.2 電源地平面分割 217
10.3 電源地正片銅皮處理 221
10.4 電源地處理的其他注意事項 225
10.4.1 前期Fanout 225
10.4.2 散熱問題 228
10.4.3 接地方式 230
10.4.4 開關電源反饋線設計 232
第11章 PCB布線的基本原則與操作 236
11.1 布線概述及原則 236
11.1.1 布線中的DFM要求 236
11.1.2 布線中的電氣特性要求 239
11.1.3 布線中的散熱考慮 241
11.1.4 布線其他總結 241
11.2 布線規劃 241
11.2.1 約束設置 241
11.2.2 Fanout 242
11.2.3 布線 246
11.3 手動布線 248
11.3.1 添加走線（Add Connect） 248
11.3.2 布線編輯命令 254
11.3.3 時序等長控制 257
11.4 各類信號布線注意事項及布線技巧 259
第12章 全局布線環境（GRE） 265
12.1 GRE功能簡介 265
12.1.1 新一代的PCB布局布線工具 266
12.1.2 自動布線的挑戰 266
12.1.3 使用GRE進行布局規劃的優點 267
12.2 GRE高級布局布線規劃 269
12.2.1 GRE參數設置 270
12.2.2 處理Bundle 272
12.2.3 規劃Flow 275
12.2.4 規劃驗證 277
12.3 高級布局布線規劃流程 281
12.4 高級布局布線規劃實例 283
第13章 PCB測試 289
13.1 測試方法介紹 289
13.2 加測試點的要求 291
13.3 加入測試點 291
13.4 測試點的生成步驟 298
第14章 后處理和光繪文件輸出 300
14.1 DFX概述 300
14.1.1 可制造性要求（DFM） 301
14.1.2 可裝配性要求（DFA） 302
14.1.3 可測試性要求（DFT） 302
14.2 絲印（Silkscreen） 302
14.2.1 絲印調整 303
14.2.2 絲印設計常規要求 304
14.3 絲印重命名及反標注 305
14.3.1 器件編號重命名（Rename） 305
14.3.2 反標（Back Annotation） 308
14.4 工程標注 308
14.4.1 尺寸標注 309
14.4.2 技術說明文檔資料（Drill 層相關標注） 315
14.5 輸出光繪前的檢查流程 317
14.5.1 基于Check List的檢查 317
14.5.2 Display Status 檢查 318
14.5.3 報表檢查 319
14.6 光繪輸出 321
14.6.1 鉆孔文件 322
14.6.2 CAM輸出 326
14.7 其他 331
14.7.1 valor檢查所需文件 331
14.7.2 3D視圖 331
14.7.3 打印PDF 332
第15章 PCB設計的高級技巧 340
15.1 Skill二次開發 340
15.2 團隊協同設計 344
15.3 設計數據導入/導出 349
15.4 無盤設計 354
15.5 背鉆設計 356
15.6 DFA可裝配性設計 361
15.7 走線跨分割檢查（Segments over Voids） 364
15.8 Extracta 365
15.9 優化（Gloss） 367
15.10 Data Tips 371
15.11 3D Viewer 372
15.12 任意角度走線 374
15.13 超級蛇形線 376
15.14 Ravel語言 376
第16章 高速PCB設計 379
16.1 高速PCB設計理論 379
16.1.1 高速PCB設計定義 379
16.1.2 高速PCB相關的一些基本理論 381
16.1.3 高速PCB設計基本原則 388
16.2 信號完整性仿真 389
16.2.1 普通信號完整性問題 389
16.2.2 時序問題（Timing） 391
16.2.3 GHz以上串行信號問題 393
16.3 電源完整性仿真設計 395
16.3.1 直流電源問題 395
16.3.2 交流電源問題 396
16.4 板級EMC設計 399
16.4.1 板級EMC設計的關注點 399
16.4.2 Cadence的EMC設計規則 402
第17章 DDR3的PCB設計實例 404
17.1 DDR3介紹 404
17.1.1 Fly-By設計 406
17.1.2 動態ODT 408
17.1.3 其他更新 408
17.2 DDR3 PCB 設計規則 408
17.2.1 時序規則 409
17.2.2 電源設計要求及層疊、阻抗方案 410
17.2.3 物理、間距規則 412
17.2.4 電氣規則 424
17.3 DDR3布局 432
17.3.1 放置關鍵器件 432
17.3.2 模塊布局 433
17.4 布線 437
17.4.1 電源處理 437
17.4.2 Fanout 440
17.4.3 DDR3布線 441
17.5 信號完整性和電源完整性仿真設計 445
17.5.1 信號完整性仿真 445
17.5.2 時序仿真 450
17.5.3 電源完整性仿真 455
第18章 小型化設計 460
18.1 小型化設計的工藝流程 460
18.1.1 HDI技術 460
18.1.2 埋入零件 466
18.2 實例：盲、埋孔設計 467
18.3 盲、埋孔設計的其他設置 470
18.4 埋入零件設計的基本參數設置 473
18.4.1 實例：埋入零件 476
18.4.2 埋入零件生產數據輸出 480
第19章 射頻設計 484
19.1 RF PCB設計背景 484
19.2 RF PCB設計的特點 486
19.3 RF PCB設計流程 486
19.4 Analog/RF設計常用的命令 495
附錄A 幫助文件使用說明 516
參考資料 528 |
| 序： |
|
