 |
-- 會員 / 註冊 --
|
 |
|
|
|
高速數字電路設計入門 ( 簡體 字) |
| 作者：黃智偉 | 類別：1. -> 電子工程 -> 電子電氣 |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 32440
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：4/1/2012 |
| 頁數：392 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 | | ISBN：9787121161537 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：對于剛剛進入高速數字電路設計領域的工程技術人員而言，高速數字電路設計所涉及的信號完整性（SI）、電源完整性（PI）、電磁完整性（EMI）的內容和問題實在太多，需要面對復雜的理論推導、建模和仿真分析，以及名目繁多的高速現象，大量的、甚至矛盾的經驗法則和設計原則。
本書是為從事高速數字電路設計的工程技術人員編寫的一本介紹高速數字電路設計基本知識、設計要求與方法的參考書。本書沒有大量的理論介紹、公式推導和仿真分析，而是從工程設計要求出發，通過介紹大量的設計實例，圖文并茂地來說明高速數字電路設計中的一些技巧與方法,以及應該注意的問題，具有很好的工程性和實用性。
本書共分10章。第1章電阻元件，介紹了電阻元件的基本特性，以及高速數字電路中的電阻器的阻抗頻率特性，單位長度、互連線、方塊電阻的特性。
第2章電容元件，介紹了電容元件的基本特性，電容器的阻抗頻率特性和衰減頻率特性，電容器的ESR和ESL特性，片狀電容器的使用與PCB設計，低ESL電容器的結構和阻抗頻率特性，片狀三端子電容器的頻率特性與PCB設計，X2Y飡電容器特性與PCB設計，可藏于PCB基板內的電容器，PCB的平行板、導線、過孔電容和互容，埋入式電容特性與應用，以及IC的封裝電容。
第3章電感元件，介紹了電感元件的基本特性，電感器的阻抗頻率特性和Q值頻率特性，電感器的電感值DC（直流）電流特性，電感器的選擇，互感，局部電感，回路電感，PCB的導線、過孔電感和互感，IC封裝的電感，電感引起的“地彈”與控制，以及LC串聯/并聯電路的阻抗特性。
第4章鐵氧體元件，介紹了鐵氧體和鐵氧體磁珠的基本特性，信號線用、電源線用片式鐵氧體磁珠特性、選擇與應用，EMC（電磁兼容）用鐵氧體類型和阻抗頻率特性。
第5章高速數字電路的PDN設計，介紹了PDN與SI、PI和EMI的關系，PDN的拓撲結構，VRM與高速數字系統的供電要求，去耦電容器，PCB電源／地平面的功能和設計的一般原則，多層電源／地平面的設計，電源／地平面的主要缺點和負作用，封裝電源／地平面和芯片電源分配網絡，目標阻抗的定義，基于目標阻抗的PDN設計，利用目標阻抗計算去耦電容器的電容量，基于功率傳輸的PDN設計方法，以及利用電源驅動的負載計算電容量方法。
第6章高速數字電路的去耦電路設計，介紹了高速數字電路去耦電路的結構與特性，去耦電路的插入損耗測量，電容器、電感器和鐵氧體磁珠的插入損耗特性，影響電容器噪聲抑制效果的因素，LC濾波器（去耦電路），使用去耦電容抑制電源電壓波動的方法，使用去耦電容降低IC的電源阻抗方法，PDN中的去耦電容和去耦電容器的容量計算。
第7章FPGA的PDN設計，介紹了FPGA的PDN模型，FPGA PDN對去耦電容器的要求，PCB 電流通路電感，PCB 疊層和層序， VirtexTM-5 FPGA的PDN設計例，FPGA PDN設計和驗證，以及仿真工具。
第8章高速數字電路的信號完整性，介紹了模擬信號與數字信號特性，信號的時域與頻域的相關概念，脈沖（數字）信號的參數，上升時間與帶寬（頻寬）的關系，電路的全波、離散、集總電性等效模型，傳輸線的定義，PCB傳輸線結構與特性，反射的產生，傳輸線的反射，反彈圖，反射現象的改善方法，電容耦合產生的串擾（容性串擾），電感耦合產生的串擾（感性串擾），減小PCB上串擾的一些措施，SSN（同時開關噪聲）成因以及降低SSN的一些措施，抖動和噪聲對信號的影響，產生抖動和噪聲的根源，時鐘抖動的基本特性時鐘的相位抖動、周期抖動和周期間抖動，時鐘抖動對同步系統和異步系統的影響，時鐘電路的PCB設計，眼圖的構成、參數和特性以及應用。
第9章高速數字電路的EMI抑制，介紹了抑制EMI噪聲（降噪）的基本原理，高速數字電路的差模輻射模型與控制，高速數字電路的共模輻射模型與控制，數字電路板中的IC電源線、PCB布局、電纜的輻射噪聲與控制，數字系統中的LCD面板、DC電源線、機箱、總線、GND、USB線、外部插卡、DC電源輸入端、接口電纜端口、LVDS電纜連接部分、時鐘線的輻射噪聲與控制，AC電源線上的差模噪聲與共模噪聲，AC電源線降噪處理用的共模扼流線圈和混合扼流線圈特性與應用，開關電源的AC電源線降噪處理措施。
第10章高速信令標準，介紹了高速信令標準GTL系列標準、LVDS標準、HSTL標準、SSTL標準、ECL標準、CML標準的規范要求與特性，以及LVDS PCB布線的一般原則，不同高速信令標準之間的DC耦合，不同高速信令標準之間的AC耦合。
本書在編寫過程中，參考了大量的國內外著作和文獻資料，引用了一些國內外著作和文獻資料中的經典結論，參考并引用了Xilinx、Altera 、Murata、TDK、Texas Instruments、Analog Devices 、Maxim、Microchip Technology、Linear Technology、National Semiconductor、Sinmina、Oak-Mitsui Technology等公司提供的技術資料和應用筆記，得到了許多專家和學者的大力支持，聽取了多方面的意見和建議。李富英高級工程師對本書進行了審閱，湖南師范大學李揚宗、肖志剛、劉聰、湯柯夫、樊亮、曾力、潘策榮、趙俊、王永棟、晏子凱、張翼、李軍、戴煥昌等人也參加了本書的編寫，在此一并表示衷心的感謝。
由于我們水平有限，不足之處在所難免，敬請各位讀者批評指正。
黃智偉 |
內容簡介：本書介紹高速數字電路設計基礎知識、設計要求與方法。全書共分10章，著重介紹了在高速數字電路中電阻元件、電容元件、電感元件、鐵氧體元件的特性與應用，高速數字電路的PDN設計，高速數字電路的去耦電路設計，FPGA的PDN設計，高速數字電路的信號完整性，高速數字電路的EMI抑制，高速信令標準的規范要求、特性與應用等內容。
本書內容豐富，敘述詳盡清晰，圖文并茂，通過大量的設計實例說明高速數字電路設計中的一些技巧與方法及應該注意的問題，工程性好，實用性強。蕌 |
目錄：第1章 電阻元件
1杄1電阻元件的基本特性
1杄1杄1電阻元件的u-i特性
1杄1杄2電阻元件的串聯和并聯
1杄2高速電路中的電阻
1杄2杄1電阻器的阻抗頻率特性
1杄2杄2互連線的電阻
1杄2杄3單位長度電阻
1杄2杄4方塊電阻
1杄2杄5非理想互連與電源／地平面突變的影響
1杄2杄6趨膚效應的影響
第2章電容元件
2杄1電容元件的基本特性
2杄1杄1電容元件的電容量
2杄1杄2電容元件的電壓—電流關系
2杄1杄3電容元件的串聯和并聯
2杄2電容器的頻率特性
2杄2杄1電容器的阻抗頻率特性
2杄2杄2電容器的衰減頻率特性
2杄3電容器的ESR和ESL特性
2杄4片狀電容器的使用
2杄4杄1片狀電容器的選擇
2杄4杄2片狀電容器的PCB設計注意事項
2杄5低ESL的電容器
2杄5杄1低ESL電容器結構
2杄5杄2低ESL電容器的阻抗頻率特性
2杄6片狀三端子電容器
2杄6杄1片狀三端子電容器的頻率特性
2杄6杄2使用三端子電容器減小ESL
2杄6杄3三端子電容器的PCB布局與等效電路
2杄6杄4三端子電容器的應用
2杄7X2Y飡電容器
2杄7杄1采用X2Y飡電容器替換穿心式電容器
2杄7杄2X2Y飡電容器的封裝形式和尺寸
2杄7杄3X2Y飡電容器的應用與PCB布局
2杄8可藏于PCB基板內的電容器
2杄9PCB的電容
2杄9杄1PCB的平行板電容
2杄9杄2PCB的導線電容
2杄9杄3PCB的導線互容
2杄9杄4PCB的過孔電容
2杄10埋入式電容
2杄10杄1埋入式電容技術簡介
2杄10杄2埋入式電容技術的應用
2杄11IC封裝的電容
第3章電感元件
3杄1電感元件的基本特性
3杄1杄1電感元件的電感量
3杄1杄2電感元件的電壓—電流關系
3杄1杄3電感元件的串聯和并聯
3杄2電感器的頻率特性
3杄2杄1電感器的阻抗頻率特性
3杄2杄2電感器的Q值頻率特性
3杄2杄3電感器的電感值頻率特性
3杄3電感器的電感值DC電流特性
3杄4電感器的選擇
3杄5互感
3杄5杄1互感現象
3杄5杄2耦合系數
3杄5杄3耦合電感上的電壓—電流關系
3杄5杄4兩相鄰通路與導線間的“互感耦合”
3杄6局部電感
3杄6杄1局部自感
3杄6杄2局部互感
3杄7回路電感
3杄7杄1導線回路的電感
3杄7杄2回路面積對電感的影響
3杄7杄3環形線圈的回路電感
3杄7杄4兩根相鄰的導線的回路電感
3杄8PCB的電感
3杄8杄1PCB導線的電感
3杄8杄2PCB的過孔電感
3杄8杄3PCB導線的互感
3杄9IC封裝的電感
3杄10電感引起的“地彈”與控制
3杄10杄1“地彈”
3杄10杄2“地彈”的控制
3杄11LC電路的阻抗特性
3杄11杄1LC串聯電路的阻抗特性
3杄11杄2LC并聯電路的阻抗特性
第4章鐵氧體元件
4杄1鐵氧體元件的基本特性
4杄1杄1鐵氧體的基本特性
4杄1杄2鐵氧體磁珠的基本特性
4杄2片式鐵氧體磁珠
4杄2杄1信號線用片式鐵氧體磁珠
4杄2杄2電源線用片式鐵氧體磁珠
4杄2杄3吉赫茲高頻型片式鐵氧體磁珠
4杄2杄4片式鐵氧體磁珠陣列（磁珠排）
4杄2杄5其他類型的片式鐵氧體磁珠
4杄2杄6片狀鐵氧體磁珠的選擇
4杄2杄7片狀鐵氧體磁珠在電路中的應用
4杄2杄8鐵氧體磁珠的安裝位置
4杄3EMC（電磁兼容）用鐵氧體
4杄3杄1EMC（電磁兼容）用鐵氧體類型
4杄3杄2EMC（電磁兼容）用鐵氧體阻抗頻率特性
第5章高速數字電路的PDN（電源分配網絡）設計
5杄1PDN與 SI、PI和EMI
5杄1杄1PDN是 SI、PI和EMI的公共基礎互連
5杄1杄2優良的PDN設計是SI、PI和EMI的基本保證
5杄2PDN的拓撲結構
5杄3VRM（電壓調節模塊）
5杄3杄1高速數字系統的供電要求
5杄3杄2DC-DC電路
5杄3杄3點負載(PoL) DC-DC轉換器
5杄3杄4線性穩壓電路
5杄3杄5線性穩壓和DC-DC的混合IC電路
5杄4去耦電容器
5杄5PCB電源／地平面
5杄5杄1PCB電源／地平面的功能
5杄5杄2PCB電源／地平面設計一般原則
5杄5杄34層板的PCB電源／地平面設計
5杄5杄46層板的PCB電源／地平面設計
5杄5杄58層板的PCB電源／地平面設計
5杄5杄610層板的PCB電源／地平面設計
5杄5杄7PCB電源／地平面的主要缺點和負作用
5杄6封裝電源／地平面和芯片電源分配網絡
5杄7目標阻抗
5杄7杄1目標阻抗的定義
5杄7杄2基于目標阻抗的PDN設計
5杄7杄3利用目標阻抗計算去耦電容器的電容量
5杄8基于功率傳輸的PDN設計方法
5杄8杄1穩壓電源電路的反應時間
5杄8杄2去耦電容的去耦時間
5杄8杄3電源系統的輸出阻抗
5杄8杄4利用電源驅動的負載計算電容量
5杄8杄5平面PDN的一維分布模型
第6章高速數字電路的去耦電路設計
6杄1高速數字電路的去耦電路結構與特性
6杄1杄1高速數字電路的去耦電路基本結構
6杄1杄2數字IC電源噪聲的產生
6杄1杄3測量去耦電路性能的測量點
6杄1杄4去耦電路的插入損耗測量
6杄2插入損耗特性
6杄2杄1電容器的插入損耗特性
6杄2杄2電感器和鐵氧體磁珠的插入損耗特性
6杄3影響電容器噪聲抑制效果的因素
6杄3杄1電容器的頻率特性的影響
6杄3杄2噪聲路徑與電容器安裝位置
6杄3杄3外圍電路阻抗的影響
6杄3杄4電容器的并聯和反諧振
6杄4LC濾波器（去耦電路）
6杄4杄1使用一個電感器的去耦電路
6杄4杄2電感器的插入損耗
6杄4杄3鐵氧體磁珠的插入損耗
6杄4杄4LC濾波器的插入損耗特性
6杄4杄5使用電感器時的注意事項
6杄5使用去耦電容抑制電源電壓波動
6杄5杄1數字IC的電流和電壓波動
6杄5杄2電源阻抗和電壓波動之間的關系
6杄5杄3電壓波動計算模型
6杄5杄4抑制電流波動的尖峰
6杄5杄5抑制脈沖寬度較寬的電流波動
6杄6使用去耦電容降低IC的電源阻抗
6杄6杄1電源阻抗的計算模型
6杄6杄2IC電源阻抗的計算
6杄6杄3電容器靠近IC放置的允許距離
6杄7PDN中的去耦電容
6杄7杄1去耦電容器的電流供應模式
6杄7杄2IC電源的目標阻抗
6杄7杄3去耦電容器組合的阻抗特性
6杄7杄4PCB上的目標阻抗
6杄8去耦電容器的容量計算
6杄8杄1計算去耦電容器容量的模型
6杄8杄2確定目標阻抗
6杄8杄3確定大容量電容器的容量
6杄8杄4確定板電容器的容量
6杄8杄5確定板電容器的安裝位置
6杄8杄6減少ESLcap
6杄8杄7毫歐姆級超低目標阻抗設計
第7章FPGA的PDN設計
7杄1FPGA的PDN模型
7杄1杄1FPGA的PDN通用模型
7杄1杄2簡化的FPGA的PDN模型
7杄2對去耦電容器的要求
7杄2杄1電容器的寄生電感
7杄2杄2電容器的有效頻率
7杄2杄3去耦電容器的位置
7杄2杄4反諧振
7杄3PCB電流通路電感
7杄3杄1電容器貼裝電感
7杄3杄2PCB電源和接地平面電感
7杄3杄3FPGA 貼裝電感
7杄4PCB 疊層和層序
7杄5設計示例：VirtexTM-5 FPGA的PDN設計
7杄5杄1Virtex-5 FPGA的VRM
7杄5杄2必需的 PCB 去耦電容器
7杄5杄3替代電容器
7杄5杄4PCB 設計檢查項目
7杄5杄5VirtexTM-5的PCB布局
7杄6FPGA PDN設計和驗證
7杄6杄1確定FPGA的參數
7杄6杄2去耦網絡設計
7杄6杄3模擬
7杄6杄4性能測量
7杄6杄5優化去耦網絡設計
7杄6杄6存在的問題分析和改進
7杄7仿真工具
7杄7杄1常用的一些PDN設計和仿真EDA工具
7杄7杄2Altera的PDN設計工具
第8章高速數字電路的信號完整性
8杄1模擬信號與數字信號
8杄1杄1模擬信號
8杄1杄2數字信號
8杄1杄3模擬量的數字表示
8杄2信號的時域與頻域的描述
8杄2杄1信號在時域中的相關概念
8杄2杄2信號在頻域中的相關概念
8杄3脈沖（數字）信號的幾個參數
8杄3杄1非理想的脈沖（數字）信號波形
8杄3杄2周期性和非周期性脈沖（數字）信號
8杄4上升時間與帶寬（頻寬）
8杄4杄1正弦波與方波
8杄4杄2上升時間
8杄4杄3帶寬（頻寬）
8杄4杄4邊沿率（壓擺率）
8杄5電路的電性等效模型
8杄5杄1全波模型
8杄5杄2離散模型
8杄5杄3集總模型
8杄5杄4直流模型
8杄5杄5“集總模型”與“離散模型”的分界點
8杄5杄6傳播速度與材料的介電常數之間的關系
8杄6傳輸線
8杄6杄1傳輸線的定義
8杄6杄2PCB傳輸線
8杄6杄3微帶線
8杄6杄4埋入式微帶線
8杄6杄5單帶狀線
8杄6杄6雙帶狀線或非對稱帶狀線
8杄6杄7差分微帶線和帶狀線
8杄6杄8介質材料對傳播速度的影響
8杄7反射
8杄7杄1反射的產生
8杄7杄2串聯突變引起的反射
8杄7杄3并聯樁線及分支引起的反射
8杄7杄4容性反射
8杄7杄5感性反射
8杄7杄6傳輸線的反射
8杄7杄7反彈圖
8杄7杄8利用終端匹配的方法改善反射現象
8杄8串擾
8杄8杄1拐點頻率和互阻抗模型
8杄8杄2電容耦合產生的串擾（容性串擾）
8杄8杄3電感耦合產生的串擾（感性串擾）
8杄8杄4反向串擾和前向串擾的基本特性
8杄8杄5串擾的測量
8杄8杄6減小PCB上串擾的一些措施
8杄9同時開關噪聲（SSN）
8杄9杄1SSN的成因
8杄9杄2片上開關
8杄9杄3片外開關
8杄9杄4降低SSN的一些措施
8杄10抖動
8杄10杄1抖動和噪聲對信號的影響
8杄10杄2產生抖動和噪聲的根源
8杄10杄3抖動和噪聲的分類
8杄10杄4數據相關性抖動（DDJ）
8杄10杄5占空比失真（DCD)
8杄10杄6碼間干擾（ISI）
8杄10杄7周期性噪聲和抖動
8杄10杄8附加的抖動源
8杄11時鐘抖動
8杄11杄1時鐘抖動的基本特性
8杄11杄2時鐘的相位抖動
8杄11杄3時鐘的周期抖動
8杄11杄4時鐘的周期間抖動
8杄11杄5時鐘抖動對同步系統的影響
8杄11杄6時鐘抖動對異步系統的影響
8杄11杄7時鐘電路的PCB設計
8杄12眼圖
8杄12杄1眼圖的構成
8杄12杄2眼圖的參數
8杄12杄3眼圖的時序抖動和幅度PDF
8杄12杄4眼圖的時序抖動和幅度噪聲的相關性
8杄12杄5眼圖的應用
第9章高速數字電路的EMI抑制
9杄1EMI抑制基礎
9杄1杄1抑制EMI噪聲（降噪）的基本原理
9杄1杄2EMI濾波器
9杄1杄3 dB（分貝）
9杄2高速數字電路的差模輻射與控制
9杄2杄1差模輻射模型
9杄2杄2環路面積控制
9杄2杄3減少環路電流
9杄3高速數字電路的共模輻射與控制
9杄3杄1共模輻射模型
9杄3杄2共模輻射的控制
9杄4數字電路板的輻射噪聲與控制
9杄4杄1數字信號與諧波分量
9杄4杄2IC電源線的噪聲與控制
9杄4杄3來自PCB布局的輻射噪聲與控制
9杄4杄4來自電纜的輻射噪聲與控制
9杄4杄5屏蔽
9杄5數字系統的輻射噪聲與控制
9杄5杄1系統中需要進行降噪處理的點
9杄5杄2LCD面板的降噪措施
9杄5杄3機箱的降噪措施
9杄5杄4DC電源線的降噪措施
9杄5杄5總線上的降噪措施
9杄5杄6GND的降噪措施
9杄5杄7USB線上的降噪措施
9杄5杄8外部插卡的降噪措施
9杄5杄9DC電源輸入端的降噪措施
9杄5杄10接口電纜端口的降噪措施
9杄5杄11LVDS電纜連接部分的降噪措施
9杄5杄12時鐘線的降噪措施
9杄6AC電源線的降噪處理
9杄6杄1AC電源線上存在差模噪聲與共模噪聲
9杄6杄2AC電源線降噪處理用的共模扼流線圈
9杄6杄3AC電源線降噪處理用的混合扼流線圈
9杄6杄4開關電源的AC電源線降噪處理措施
第10章高速信令標準
10杄1高速信令標準簡介
10杄1杄1噪聲容限
10杄1杄2建立時間和保持時間
10杄1杄3最高時鐘頻率
10杄2GTL系列
10杄2杄1BTL
10杄2杄2GTL
10杄2杄3GTLP
10杄2杄4Intel GTL+和AGTL+
10杄2杄5GTLP背板設計示例
10杄3LVDS
10杄3杄1LVDS標準
10杄3杄2LVDS信號傳輸
10杄3杄3LVDS的配置
10杄3杄4增強型電流驅動的總線LVDS
10杄3杄5LVDS PCB布線的一般原則
10杄3杄6LVDS的PCB走線
10杄3杄7LVDS的PCB過孔
10杄4HSTL
10杄4杄1HSTL的供電電壓和邏輯電平
10杄4杄2HSTL的輸出緩沖器類型
10杄5SSTL
10杄5杄1SSTL標準
10杄5杄2SSTL_3
10杄5杄3SSTL_2
10杄5杄4SSTL_18
10杄6ECL
10杄6杄1ECL簡介
10杄6杄2ECL的輸入／輸出結構
10杄6杄3ECL的端接電路
10杄6杄4ECL電源和地平面的隔離
10杄7CML
10杄7杄1CML簡介
10杄7杄2CML驅動器和接收器的連接方式
10杄8不同高速信令標準之間的直流耦合
10杄8杄1LVPECL直流耦合電路
10杄8杄2LVDS直流耦合電路
10杄8杄3CML直流耦合電路
10杄8杄4HSTL直流耦合電路
10杄8杄5PECL直流耦合電路
10杄9不同高速信令標準之間的交流耦合
10杄9杄1LVPECL交流耦合電路
10杄9杄2LVDS交流耦合電路
10杄9杄3CML交流耦合電路
10杄9杄4HSTL交流耦合電路
10杄9杄5NECL交流耦合電路
參考文獻 |
| 序： |
|
