-- 會員 / 註冊 --  
 帳號:
 密碼:
  | 註冊 | 忘記密碼
3/26 新書到! 3/19 新書到! 3/14 新書到! 12/12 新書到!
購書流程Q & A站務留言版客服信箱
3ds MaxMayaRhinoAfter EffectsSketchUpZBrushPainterUnity
PhotoShopAutoCadMasterCamSolidWorksCreoUGRevitNuke
C#CC++Java遊戲程式Linux嵌入式PLCFPGAMatlab
駭客資料庫搜索引擎影像處理FluentVR+ARANSYS深度學習
單晶片AVROpenGLArduinoRaspberry Pi電路設計CadenceProtel
HadoopPythonStm32CortexLabview手機程式AndroidiPhone
可查書名,作者,ISBN,3dwoo書號
詳細書籍分類

複用IP的數位IC設計技術

( 繁體 字)
作者:張培華類別:1. -> 電子工程 -> 電子電氣
譯者:
出版社:全華圖書複用IP的數位IC設計技術 3dWoo書號: 30253
詢問書籍請說出此書號!

缺書
不接受訂購

出版日:7/7/2005
頁數:392
光碟數:0
站長推薦:
印刷:黑白印刷語系: ( 繁體 版 )
不接受訂購
ISBN:9789572149355
作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 
(簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證)
作者序:

譯者序:

前言:

內容簡介:

本書目標在於引導每位學習者都能夠快速的跨越複用IP的數位IC設計技術的學習門檻,因此書中以最簡明的方式來闡述其設計技術。於第二篇中談到複用IP的數位IC設計中的關鍵技術,介紹VHDL語言及Verilog HDL語言,其語法與C語言相似,是一種易學易用的硬體描述語言,而且能夠允許在同一個模組中有不同層次的表示法,設計者可在同一模組中混和使用,是近年來在積體電路設計領域中新興的一股潮流,越來越多的IC design使用此兩種語言來設計ASIC。第七章詳細介紹複用IP的數位IC設計流程與驗證,第八章建立資料管理方式。內容新穎、實用性強,是本適合各私立大學、科大電子、電機「積體電路設計」課程用書。
目錄:

第1篇 複用IP的數位IC設計導論

第1章 數位IC設計概述 2

1.1 數位IC設計方法演進 2

1.2 典型的數位IC開發流程 5

1.3 未來數位在晶片系統(SOC)的設計流程 9

第2章 複用IP的數位IC設計 基本規則 13

2.1 邏輯設計規則 13

2.2 物理設計規則 17

2.3 可驗證設計規則 19

2.4 可測試設計規則 20

2.5 低功率消耗設計規則 25

2.6 晶片匯流排設計規則 29



第2篇 複用IP的數位IC設計中的關鍵技術

第3章 代碼編寫技術 34

3.1 關於代碼編寫的描述語言 34

3.1.1 關於VHDL語言 35

3.1.2 關於Verilog HDL語言 36

3.1.3 硬體描述語言的共同特徵 37

3.2 現代數位IC設計的表示方法 39

3.3 代碼編寫時針對整合的模組劃分規則與技巧 41

3.4 針對整合的代碼編寫規則與技巧 47

3.5 時脈和重置信號的代碼編寫準則 57

3.6 良好的代碼編寫風格 60

第4章 整合技術 65

4.1 系統整合概要 65

4.1.1 系統整合的概念 65

4.1.2 高層次整合的意義 66

4.1.3 高層次整合的任務和流程 68

4.2 整合概念、環境設置及基本操作 71

4.3 整合限制 84

4.3.1 設計環境限制 84

4.3.2 時間限制 89

4.3.3 面積限制 97

4.4 整合策略及整合最佳化技術 97

4.4.1 整合策略 97

4.4.2 整合最佳化處理技術 102

4.5 整合處理與後端流程 106

4.5.1 產生良好的整合圖表 107

4.5.2 ASIC後端流程的基本內容 110

4.5.3 佈局佈線結果進行整合最佳化 121

4.6 整合結果分析 125

4.7 資料通道電路和記憶體的整合技術 130

第5章 驗證技術 133

5.1 概述 133

5.1.1 主要的驗證手段概述 134

5.1.2 主要的驗證策略概述 136

5.1.3 驗證計畫的建立 140

5.2 功能驗證技術 141

5.2.1 功能驗證中的行為層硬體語言描述 142

5.2.2 功能驗證中的測試環境架構 150

5.2.3 功能驗證中的激勵與響應 163

5.2.4 功能驗證中的軟硬體共同模擬與硬體加速驗證 198

5.3 靜態時序分析 208

5.4 形式驗證技術 216

5.5 DFT技術 221

5.5.1 DFT的基本概念 221

5.5.2 ATPG的掃描測試技術 226



第3篇 複用IP的數位IC設計

第6章 數位IC設計中IP資料庫的建設 232

6.1 IP技術概述 232

6.2 IP巨集模組的開發 236

6.3 IP巨集模組的打包提交 251

6.4 IP資料庫的建設 254

6.4.1 IP的分類及其管理 256

6.4.2 典型的IP資料庫 258

6.4.3 IP資源的有償使用及矽智產權保護 274

第7章 複用IP的數位IC設計 與驗證 279

7.1 複用IP的數位IC設計流程 279

7.2 複用IP的數位IC設計中的晶片匯流排 286

7.3 複用IP的PCI匯流排界面的設計 291

7.3.1 系統級整合設計方法 293

7.3.2 IP核設計的方法 296

7.3.3 應用實例 .300

7.3.4 使用者應用設計 305

7.3.5 結論 311

7.4 Avalon匯流排與SOPC系統架構的應用實例 312

7.4.1 SOPC與NIOS 312

7.4.2 Avalon匯流排 313

7.4.3 SOPC系統建立實例 315

7.4.4 結論 319

7.5 複用IP的混合信號系統的設計 320

7.5.1 由上而下的設計流程 320

7.5.2 資料庫和複用 322

7.5.3 和模組相關的映對 323

7.5.4 矽智產權 324

7.5.5 技術表 325

7.5.6 一般的模組描述 327

7 5.7 行為模型 328

7.5.8 總結 329

7.6 複用IP設計的MPEG-2 HDTV視頻解碼器 329

7.6.1 已有的矽智產權 330

7.6.2 複用技術 332

7.6.3 MPEG-2 HDTV視頻解碼器 333

第8章 複用IP的數位IC設計中的 資料管理方法 341

8.1 概述 341

8.2 關於CVS 351

附錄A 常用EDA工具 367

A.1 常用EDA工具一覽表(見表A-1) 367

A.2 常用功能模擬與除錯工具舉例 368

A.3 常用邏輯整合工具舉例 370

A.4 常用測試技術工具舉例 372

參考文獻 375








序: