 |
-- 會員 / 註冊 --
|
 |
|
|
|
數位積體電路設計 ( 繁體 字) |
| 作者：林振華 | 類別：1. -> 電子工程 -> 電子電氣 |
| 譯者： |
| 出版社：全華圖書 |  3dWoo書號： 30205
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：12/8/2003 |
| 頁數：176 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 繁體 版 ) |
| |
【不接受訂購】 | | ISBN：9789572142868 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：本書共分為七章，內容條理分明，淺顯易懂，深入淺出的編排方式，搭配演習問題，使學習有果效。內容包含硬體描述語言之相關基本知識，利用實際範例說明其設計描述和模擬方法，在第三章裡，介紹硬體描述語言的基本文法，使讀者很輕易的瞭解文法之定義。第四章以組合線路、三態緩衝器、同步順序電路為例，說明適當的合成敘述法。第五、六兩章說明如何設計桌上型電子計算機及其週邊電路，並針對設計時所面臨的問題提出討論並解決，最後將設計之線路應用在實際的晶片上。 希望藉由本書的完整規納，能使讀者對於VHDL及IC設計流程，有進一步的瞭解，適合初學者以及對數位積體電路設計有興趣的人士使用。 |
目錄：第1章 序 章1-1
1.1 單相時脈同步電路1-1
1.1.1 邏輯閘和組合邏輯電路1-3
1.2 D Flip Flop1-4
1.1.3 單相時脈同步電路的性能1-5
1.2 硬體描述語言1-6
1.2.1 硬體描述語言的歷史1-6
1.2.2 Verilog-HDL和VHDL1-7
1.2.3 HDL的優點1-8
1.2.4 HDL設計的準備1-9
1.4.1 FPGA的結構1-14
1.4.2 SRAM型的FPGA結構1-15
1.4.3 FPGA的設計方法1-19
第2章 Verilog-HDL入門2-1
2.1 設計敘述2-1
2.1.1 順序線路的敘述範例-四位元計數器2-1
2.1.2 順序線路的敘述範例(1)-四位元計數器2-3
2.1.3 順序線路的範例(2)－具有非同步重設功能的2-4
2.2 邏輯模擬2-6
2.2.1 何謂模擬？－LSI的功能測試2-6
2.2.2 具有非同步重設功能的四位元計數器的模擬2-7
2.3 本章的目標2-10
第3章 Verilog-HDL的文法3-1
3.1 註釋(comment)3-1
3.2 辨別名稱3-2
3.3 數值的表示3-3
3.4 匯流排(bus)3-4
3.5 變數?憙?𨫣M高阻值?恵??-4
3.6 運算子3-5
3.6.1 算數運算子和位移運算子3-5
3.6.2 關係運算子和邏輯運算子3-5
3.6.3 位元邏輯運算子3-6
3.6.4 連結運算子3-6
3.6.5 條件運算子3-6
3.7 reg和wire3-7
3.8 assign指令3-8
3.9 程序代入文3-8
3.9.1 Blocking代入文3-8
3.9.2 Non-Blocking代入文3-9
3.9.3 Blocking代入文容易產生的問題3-10
3.10 系統工作(system task)3-11
3.10.1 $finish3-12
3.10.2 $monitor3-12
3.10.3 $display和$strobe3-13
3.11 記憶體和$readmemh3-13
3.11.1 記憶體的宣告3-14
3.11.2 記憶體初始值的設定方法3-15
3.12 延遲和反相器3-17
3.12.1 延遲(#)3-17
3.12.2 事件(@)3-18
3.13.1 begin∼end區塊(順序區塊)3-20
3.13.2 if3-21
3.13.3 case3-21
3.13.4 casex3-22
3.14 函式(function)3-23
3.15 模組(Module)3-25
3.16 結 語3-25
第4章 可能的合成敘述法4-1
4.1 組合線路4-1
4.1.1 利用assign指令的敘述方法4-1
4.1.2 always@區塊敘述4-3
4.1.3 利用函式(function)來敘述4-4
4.2 三態緩衝器4-4
4.3.1 邊緣驅動型正反器4-5
4.3.2 同步順序電路的敘述範例4-7
4.4 電位感應的邏輯設計4-10
4.5 在進行邏輯合成時敘述必須注意的事項4-10
4.5.1 組合線路和電位感應的不同點4-10
4.5.2 可以模擬但無法合成的敘述4-12
4.5.3 可以邏輯合成但無法模擬的敘述4-12
第5章 桌上型電子計算機的設計5-1
5.1 BCD和二進位5-1
5.2 FPGA的線路圖5-2
5.3 二進位數字的儲存電路設計5-3
5.4 運算線路的設計5-11
5.5 桌上型電子計算機的運算電路5-16
5.6 計算機的設計5-17
5.6.1 減法和負數5-17
5.6.2 桌上型電子計算機的HDL設計5-19
第6章 電子計算機的週邊電路設計6-1
6.1 二進位BCD轉換＋LED輸出電路的設計6-1
6.2 非同步同步轉換電路的設計6-5
第7章 Cell base/閘極陣列方式的mapping7-1
7.1 邏輯合成7-3
7.1.1 RTL合成和邏輯合成7-4
7.1.2 技術mapping和最佳化7-4
7.1.3 Netlist的模擬7-6
7.2 自動線路佈局7-8
7.2.1 FPGA的線路佈局(mapping)7-8
7.2.2 cell base的自動線路佈局7-9
7.2.3 閘極陣列(gate array)的自動線路配置7-10
7.2.4 cell配置和配線方向7-11
7.2.5 cell base配置線路的library7-12
7.2.6 閘極陣列(gate array)自動導線配置的library7-15
7.2.7 導線配置的流程7-18
7.3 設計驗證7-29
7.4 Macro的產生7-29
7.5 佈局和設計準則7-31
7.5.1 佈 局7-31
7.5.2 設計準則7-32
|
| 序： |
|
