 |
-- 會員 / 註冊 --
|
 |
|
|
|
高速電路信號完整性分析與設計 ( 簡體 字) |
| 作者：陳偉 | 類別：1. -> 電子工程 -> 電路設計 -> 其它 |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 21214
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：5/1/2009 |
| 頁數：332 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 | | ISBN：9787121086984 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：前 言
隨著電子技術和通信技術的快速發展，信號速率不斷提高。同時，由于高速電路應用的迅速增多，高速芯片和器件也越來越被廣泛使用。高速數字電路的設計技術十分復雜，尤其是大規模、超大規模集成電路越來越多地應用到電路系統中，芯片的集成規模越來越大，體積越來越小，引腳數越來越多，速率越來越高，隨之帶來的信號完整性問題也變得越來越突出，越來越引起人們的關注。由此可見，在當今快速發展的電子設計領域，由IC芯片構成的電子系統正朝著大規模、小體積、高速率的方向飛速發展。這樣就帶來了一個問題，即電子設計的體積減小導致電路的布局布線密度變大，而同時信號的頻率還在不斷提高，從而使得如何處理高速信號問題成為一個設計能否成功的關鍵因素。
同時，隨著計算機仿真技術的發展，在高速數字電路設計中，仿真分析與設計的優越性越來越凸現出來。它給設計者以準確、直觀的設計，便于及早發現問題并及時修改，從而縮短設計時間，降低設計成本。目前許多EDA工具都配有電路仿真功能，通過設計階段的電路仿真，可以在很大程度上避免許多不必要的設計失誤。利用電路仿真功能去驗證電路，雖然看似“紙上談兵”，但如果相關算法合理，并且器件模型構造和一些參數選取比較準確，以及考慮的問題比較全面，那么仿真結果應該是可靠的。
信號完整性工程是一門尚未成熟的學科，正處于不斷地探索階段，其分析方法和實踐都還有待于不斷完善，基于信號完整性分析的高速電路設計理論和技術也在不斷地發展中。編寫本書的目的就是在闡述高速信號完整性問題產生的機理和現象的基礎上，給出用于高速電路設計、實現和分析的信號完整性仿真分析和設計方法。本書從高速信號與高速電路的基本概念和基本理論入手，分析信號完整性所涉及的機理、現象等，提出本書所要闡述的問題和解決方案。書中結合高速電路及其PCB設計分析和應用方案，介紹了目前國外最新的信號完整性分析常用工具及其仿真分析方法，結合所完成的科研項目的實踐，給出了大量具體仿真設計實例，對高速電路的信號完整性從理論、技術到應用提出一整套解決方案。
全書共分為12章。第1章介紹了高速數字電路與信號完整性的基本概念；第2章介紹了高速信號完整性的基本理論；第3章介紹了高速邏輯電路分析；第4章介紹了高速信號的反射分析； 第5章介紹了高速信號的串擾分析；第6章介紹了高速信號的開關噪聲分析；第7章介紹了高速信號的時序分析；第8章介紹了高速信號的EMC分析；第9章介紹了高速信號的電源完整性分析；第10章介紹了信號完整性仿真分析模型；第11章介紹了高速電路的差分線設計；第12章給出了高速電路仿真設計實例。本書層次結構清晰，內容全面，敘述由淺入深，理論、分析與設計相結合，前后連貫，可作為高等院校理工科電子科學與技術以及信息與通信類本科生和研究生的教材，亦可作為從事通信與電子電路設計的工程技術人員學習和掌握高速電路設計與仿真分析的培訓教材及參考書。
本書由陳偉負責統稿和全書的定稿。其中，第1, 2, 4章由陳偉編寫，第7, 9, 11, 12章由黃秋元編寫，第3, 5, 6章由周鵬編寫，第8章由謝濤編寫，第10章由漆燕編寫。為了方便教師教學，本書配有免費電子教學課件，可以登錄華信教育資源網（http://www.huaxin.edu.cn）注冊下載或發送電子郵件至duandh@phei.com.cn索取。
本書在編撰過程中，參考了國內外有關高速數字設計與信號完整性分析方面的經典著作和教材以及相關文獻資料，這些文獻和資料均列在本書的參考文獻中，對于這些被引用書籍的作者對本書完成所起的重要作用與貢獻，我們表示誠摯的感謝和敬意！
本書在編寫和出版過程中得到了電子工業出版社段丹輝編輯的熱情幫助和支持，研究生王斌、付雷、鄢凱、李卓、劉東、高原、劉桓、王桂瓊、胡金艷、彭勇、崔光德、王慶昌和許艷等參與了前期的資料收集和文字整理工作，在此一并表示衷心的感謝！
由于作者水平有限以及編寫時間倉促，書中難免有不足和錯誤之處，敬請讀者批評指正！作者的電子郵箱：huangqy@whut.edu.cn。
編 者
|
內容簡介：
本書較系統、全面、深入地介紹了高速電路信號完整性分析與設計的基本理論、概念、技術和應用。全書共分12章，內容包括：高速信號與高速電路的基本概念、高速信號完整性基本理論、高速邏輯電路分析、高速信號的反射分析、串擾分析、開關噪聲分析、時序分析、EMC分析、電源完整性分析、信號完整性仿真模型分析、高速電路差分線設計以及高速電路仿真設計實例等。本書配有免費電子教學課件。 |
目錄：第1章 緒論 (1)
1.1 高速數字電路與信號完整性的定義 (2)
1.1.1 高速數字電路的定義 (2)
1.1.2 信號完整性的定義 (4)
1.2 高速數字電路設計研究的內容 (5)
1.2.1 高速邏輯電路 (5)
1.2.2 信號完整性 (6)
1.2.3 電磁兼容 (7)
1.2.4 電源完整性 (8)
1.2.5 高速仿真模型 (8)
1.3 高速數字電路的設計流程 (9)
1.3.1 傳統的數字電路設計流程 (9)
1.3.2 基于信號完整性分析的高速數字電路設計方法 (10)
1.4 高速數字電路仿真設計軟件 (11)
1.4.1 Apsim仿真軟件包 (11)
1.4.2 Mentor Graphics公司的Hyperlynx仿真軟件 (12)
1.4.3 Mentor Graphics公司的ICX3.0仿真軟件 (12)
1.4.4 CADENCE公司的SPECCTRAQuest仿真工具 (13)
1.4.5 Ansoft公司的Swave仿真工具 (13)
1.4.6 Zuken公司的Hot-Stage4工具 (13)
1.5 高速數字電路的發展趨勢 (14)
第2章 高速信號完整性的基本理論 (15)
2.1 基本電磁理論 (15)
2.1.1 麥克斯韋方程組 (15)
2.1.2 傳輸線理論 (16)
2.1.3 匹配理論 (20)
2.2 高速電路基礎知識 (24)
2.2.1 時間與頻率、時域與頻域 (24)
2.2.2 時間和距離 (26)
2.2.3 集總系統與分布系統 (27)
2.2.4 帶寬與上升時間 (27)
2.2.5 四種電抗 (30)
2.3 信號完整性的基本概念 (30)
本章小結 (31)
思考題 (32)
第3章 高速邏輯電路分析 (33)
3.1 高速TTL電路 (33)
3.1.1 三極管的動態開關特性 (33)
3.1.2 TTL基本電路的工作原理 (34)
3.1.3 高速TTL的實現方式 (36)
3.2 高速CMOS電路 (39)
3.2.1 MOS管的開關特性 (39)
3.2.2 CMOS基本電路 (39)
3.2.3 CMOS電路的特性 (42)
3.2.4 CMOS集成電路的特點 (42)
3.2.5 CMOS電路輸入/輸出信號規則 (43)
3.2.6 高速CMOS的實現方式 (43)
3.2.7 CMOS電路的改進型 (44)
3.2.8 如何選擇TTL和CMOS器件 (46)
3.3 ECL電路 (46)
3.3.1 ECL器件原理及工作特性 (46)
3.3.2 ECL發射極開路輸出結構 (50)
3.3.3 ECL電路的工作特點 (51)
3.3.4 ECL電路中電容的影響 (53)
3.3.5 ECL電路的設計原則 (53)
3.3.6 PECL接口電路 (55)
3.3.7 LVECL/ PECL/LVPECL電路比較 (56)
3.4 LVDS器件與電路 (57)
3.4.1 LVDS器件簡介 (57)
3.4.2 LVDS器件的工作原理 (57)
3.4.3 LVDS電路設計 (58)
3.4.4 LVDS的特點 (59)
3.4.5 LVDS的應用模式 (59)
3.4.6 LVDS系統的設計 (59)
3.5 高速邏輯電路使用規則 (60)
3.5.1 高速TTL的使用規則 (60)
3.5.2 高速CMOS的使用條件 (61)
3.5.3 LVDS設計注意的幾個問題 (61)
本章小結 (62)
思考題 (63)
第4章 高速數字信號的反射分析 (64)
4.1 信號反射的機理 (64)
4.1.1 反射的基本概念 (64)
4.1.2 網格圖和線性負載反射 (66)
4.1.3 Bergeron圖和非線性負載反射 (67)
4.1.4 欠載傳輸線 (68)
4.1.5 過載傳輸線 (68)
4.2 產生反射現象的因素 (69)
4.2.1 上升時間對反射的影響 (70)
4.2.2 串聯傳輸線的反射影響 (70)
4.2.3 短分支傳輸線的反射影響 (72)
4.2.4 容性分支在傳輸線中間引起的反射影響 (72)
4.2.5 拐角和通孔的影響 (74)
4.2.6 載重線的反射影響 (75)
4.2.7 電感性間斷的影響 (76)
4.3 抑制反射的一般方法 (79)
4.3.1 單端端接技術 (80)
4.3.2 多負載端接技術 (84)
本章小結 (86)
思考題 (86)
第5章 高速信號的串擾分析 (87)
5.1 串擾基本知識 (87)
5.1.1 串擾的基本概念 (87)
5.1.2 串擾的來源 (88)
5.1.3 電感矩陣和電容矩陣 (88)
5.1.4 均勻傳輸線的串擾 (89)
5.2 串擾機理分析 (90)
5.2.1 串擾引起的噪聲 (90)
5.2.2 容性耦合與感性耦合 (93)
5.2.3 近端串擾與遠端串擾 (95)
5.2.4 傳輸模式與串擾 (97)
5.3 串擾的仿真分析 (102)
本章小結 (107)
思考題 (108)
第6章 高速信號的開關噪聲分析 (109)
6.1 同步開關噪聲的概念 (109)
6.1.1 SSN噪聲及其影響 (109)
6.1.2 地彈效應 (111)
6.2 同步開關噪聲分析 (112)
6.2.1 同步開關噪聲的理論分析 (112)
6.2.2 同步開關噪聲電路分析 (115)
6.3 降低開關噪聲的電路設計 (118)
6.3.1 去耦電容的使用 (119)
6.3.2 驅動電路的設計 (122)
6.3.3 芯片封裝 (125)
6.4 降低開關噪聲的板級措施 (128)
6.4.1 板級抑制SSN措施的基本方法 (128)
6.4.2 應用二維PBG結構抑制SSN (130)
6.5 降低開關噪聲的其他措施 (132)
本章小結 (133)
思考題 (134)
第7章 高速信號的時序分析 (135)
7.1 時序系統 (135)
7.1.1 公共時鐘同步的時序分析 (135)
7.1.2 源時鐘同步的時序分析 (142)
7.1.3 其他總線數據傳輸技術 (147)
7.2 時鐘器件 (148)
7.2.1 時鐘樹 (148)
7.2.2 時鐘緩沖器 (151)
7.2.3 時鐘發生器 (156)
7.3 時鐘抖動 (157)
7.3.1 時鐘抖動的產生 (157)
7.3.2 時鐘抖動的應用 (159)
7.3.3 時鐘抖動的影響 (161)
7.3.4 時鐘抖動的測量 (161)
7.3.5 時鐘抖動的診斷和抑制 (163)
本章小結 (164)
思考題 (165)
第8章 高速信號的EMC分析 (166)
8.1 電磁兼容中的接地技術 (166)
8.1.1 概述 (166)
8.1.2 接地的種類 (166)
8.1.3 接地方式 (167)
8.1.4 模擬電路與數字電路的接地 (171)
8.1.5 接地電阻 (172)
8.1.6 地線的設計 (173)
8.2 電磁兼容中的屏蔽技術 (173)
8.2.1 概述 (173)
8.2.2 屏蔽的分類 (174)
8.2.3 電磁屏蔽的設計 (176)
8.2.4 印制電路板中的屏蔽 (177)
8.2.5 屏蔽的設計原則 (178)
8.3 電磁兼容中的濾波技術 (178)
8.3.1 概述 (178)
8.3.2 濾波器簡介 (178)
8.3.3 電磁干擾(EMI)濾波器的基本概念 (180)
8.3.4 EMI濾波器的使用方法 (182)
8.3.5 兩種常用的EMI濾波器 (184)
8.4 PCB中的電磁兼容 (186)
本章小結 (192)
思考題 (193)
第9章 高速信號的電源完整性分析 (194)
9.1 電源完整性概述 (194)
9.1.1 電源完整性的相關概念 (194)
9.1.2 電源噪聲的起因及危害 (194)
9.2 電源分配系統設計 (196)
9.2.1 電源分配系統的分類 (196)
9.2.2 常用的兩種電源分配方案 (198)
9.2.3 電源分配系統的阻抗設計 (199)
9.2.4 電容在電源分配系統中的應用 (201)
9.2.5 電源/地平面對模型分析 (205)
9.3 電路板中電源系統設計 (209)
9.3.1 疊層對電源分配系統的影響 (209)
9.3.2 幾種典型的疊層方案分析 (212)
9.3.3 PCB上電源分配系統設計規則 (213)
9.3.4 設計實例 (215)
本章小結 (217)
思考題 (218)
第10章 信號完整性仿真分析模型 (220)
10.1 Spice仿真模型原理與建模方法 (220)
10.1.1 Spice模型概述 (220)
10.1.2 Spice的功能和特點 (220)
10.1.3 Spice模型的建模方法和不足 (221)
10.2 IBIS仿真模型原理與建模方法 (222)
10.2.1 IBIS模型概述 (222)
10.2.2 IBIS模型的結構 (223)
10.2.3 IBIS模型語法 (224)
10.2.4 IBIS模型的建立 (231)
10.2.5 IBIS模型的驗證方法 (235)
10.2.6 IBIS模型與信號完整性分析 (240)
本章小結 (250)
思考題 (250)
第11章 高速電路的差分線設計 (252)
11.1 差分線的基本概念 (252)
11.1.1 差分信號的定義 (252)
11.1.2 差分和共模 (253)
11.1.3 奇模和偶模 (254)
11.1.4 差分對和差分阻抗 (256)
11.2 差分信號的阻抗分析與計算 (257)
11.2.1 無耦合時的差分阻抗 (257)
11.2.2 耦合時的差分阻抗 (258)
11.2.3 返回電流分布對阻抗的影響 (262)
11.2.4 差分阻抗的計算 (264)
11.3 差分信號設計中存在的問題及其解決方案 (268)
11.3.1 差分線的端接 (268)
11.3.2 差分信號的錯位與失真 (270)
11.3.3 差分線的輻射干擾 (272)
11.3.4 干擾線對差分信號的影響 (274)
11.3.5 返回路徑中的間隙 (275)
11.3.6 緊密耦合與非緊密耦合的影響 (276)
11.3.7 奇模狀態與偶模狀態的影響 (277)
11.3.8 PCB中的差分走線原則 (280)
本章小結 (284)
思考題 (285)
第12章 高速電路仿真設計實例 (286)
12.1 仿真設計的可行性 (286)
12.2 高速光纖收發模塊仿真設計與分析 (287)
12.2.1 SFP光收發模塊的工作原理及設計要求 (287)
12.2.2 SFP光收發模塊的PCB設計與仿真分析 (288)
12.2.3 SFP光收發模塊的板級設計要求及板層設置 (289)
12.2.4 SPF光收發模塊布局的確定及仿真分析 (290)
12.2.5 SFP光收發模塊布線的仿真分析 (291)
12.3 高速誤碼測試系統信號完整性仿真設計 (295)
12.3.1 系統組成及工作原理 (295)
12.3.2 PCB設計及信號完整性仿真分析 (299)
12.4 FPGA實現高速誤碼測試的PCB仿真設計 (306)
12.4.1 基于FPGA(FX100)的誤碼儀原理及硬件電路分析 (306)
12.4.2 系統PCB設計及信號完整性仿真分析 (312)
本章小結 (318)
思考題 (319)
參考文獻
|
| 序： |
|
