 |
-- 會員 / 註冊 --
|
 |
|
|
|
計算機組織：原理、分析與設計 ( 簡體 字) |
| 作者：金蘭/ 金波 | 類別：1. -> 教材 -> 組織與體系結構 |
| 譯者： |
| 出版社：清華大學出版社 |  3dWoo書號： 1138
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：1/1/2006 |
| 頁數：466 |
| 光碟數：0 |
|
站長推薦：  |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 | | ISBN：7302115656 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：Computer organization:Principles,analysis,and design |
目錄：【內容簡介】
本書是大學本科電腦科學和電腦工程專業講授“電腦組織”課程的教科書或教學參考書。其內容的深度和廣度，既適用于大學本科的課堂教學，也適用于電腦專業技術人員閱讀參考。
本書內容自成體系，深入淺出地介紹了電腦各主要功能部件的組成原理，通過具體的性能分析， 瞭解其基本設計方法。 為了適應廣大讀者不同的專業背景以及不同專業課程體系對“電腦組織”課程內容的要求，本書在選材上著重考慮從基本內容（數位資訊和基本邏輯設計）出發，逐步深入到電腦各主要功能部件以及由它們相互連接組成的資料路徑和控制器的設計。
本書區別於其他同類教材的主要特點之一是同時出版由原作者撰寫的英文和中文教材，以便於大學推廣雙語教學，並將有利於學生在學習本書的同時，提高英文閱讀寫作能力，同時還可以進一步參考有關的英文文獻。
【目錄】
第 1章緒論
1.1電腦結構和組織的領域1
1.2電腦組織的模型2
1.2.1電腦設計過程的層次結構2
1.2.2電腦組織的RTL模型3
1.2.3電腦系統的性能模型6
1.3電腦進化簡史8
1.4有代表性的電腦系列9
1.4.1Pentium系列9
1.4.2SPARC 系列10
1.4.3PowerPC系列11
1.5電腦進化的前景12
1.5.1十億電晶體晶片的挑戰12
1.5.2下一代個人電腦的新角色13
1.5.3嵌入式系統14
1.6小結16
第 2章電腦的資訊表示
2.1電腦中表示資訊的資料類型17
2.2定點無符號數的表示18
2.2.1一般的位置數制18
2.2.2小數的表示20
2.2.3不同表示的數之間的轉換21
2.3定點符號數的表示24
2.3.1符號數值表示24
2.3.2二進位補數表示25
2.3.3二進位補數的使用動機27
2.3.4二進位反碼表示29
2.4二進位加減法30
2.4.1符號數值加減法31
2.4.2二進位補數加減法32
2.4.3二進位反碼加減法34
2.5利用二進位位元串的其他代碼制35
2.5.1格雷碼35
2.5.2十進位碼36
2.5.3字元碼38
2.6小結39
習題39
目錄 電腦組織：原理、分析與設計 第 3章組合線路的邏輯設計
3.1組合邏輯函數及運算式43
3.1.1使用真值表定義組合邏輯函數43
3.1.2原始組合函數和基本邏輯操作44
3.1.3布林代數和邏輯運算式45
3.1.4正則邏輯運算式46
3.2用於簡化邏輯函數的坎諾圖49
3.3組合邏輯函數的實現51
3.3.1AND, OR 和 NOT 門51
3.3.2NAND 和 NOR 門52
3.3.3XOR 和 XNOR門53
3.4組合邏輯線路的設計54
3.4.1全加器的設計55
3.4.2用外部線路做減法的波浪進位加減法器57
3.4.3雙精度加減法59
3.4.4用於符號數值表數法的波浪進位加法器60
3.5組合邏輯線路的動態特性62
3.5.1組合邏輯線路的傳遞延遲62
3.5.2組合邏輯線路的波形圖63
3.5.3組合邏輯線路中的冒險64
3.6MSI 組合電路模組67
3.6.1多路轉接器68
3.6.2解碼器/多路分離器72
3.6.3編碼器73
3.7可編程邏輯器件75
3.7.1可編程邏輯陣列(PLA)76
3.7.2唯讀記憶體(ROM)76
3.7.3可編程陣列邏輯(PAL)78
3.7.4複雜可編程邏輯器件(CPLD)78
3.7.5現場可編程閘陣列(FPGA)81
3.8小結83
習題83
第 4章時序線路的邏輯設計
4.1時序線路的普遍模型89
4.2觸發器90
4.2.1簡單SR暫存器的分析90
4.2.2SR觸發器92
4.2.3JK 觸發器93
4.2.4T 觸發器95
4.2.5D 觸發器96
4.2.6實際的觸發器線路97
4.3時序邏輯線路的分析101
4.3.1從線路到狀態轉換圖101
4.3.2從狀態轉換圖到有限狀態機103
4.4時序邏輯線路的綜合104
4.5MSI 時序線路模組107
4.5.1寄存器107
4.5.2移位寄存器108
4.5.3計數器108
4.6有限狀態機的設計112
4.7小結115
習題116
第 5章算術邏輯單元
5.1馮•諾依曼電腦模型121
5.2並行快速加法器122
5.2.1進位傳遞的性質122
5.2.2波浪進位並行加法器(再訪)123
5.2.3四位先行進位加法器125
5.2.4分塊式先行進位加法器線路125
5.3一個商售ALU 晶片設計的分析128
5.3.1基於加法器的ALU 的組織128
5.3.2針對邏輯操作進行輸入線路的設計129
5.3.3ALU 用於算術操作的分析132
5.4算術邏輯單元的設計方法134
5.4.1設計一個利用外接門以實現邏輯操作的ALU134
5.4.2設計基於標準ALU晶片的ALU136
5.4.3重新設計ALU的輸入線路138
5.4.4設計利用加法器的內部線路的ALU141
5.4.5重新設計加法器的輸出線路143
5.4.6ALU的不同設計方法的比較146
5.5ALU中配備移位器147
5.5.1設計一個在ALU 中的嵌入式移位器148
5.5.2設計作為一個獨立單元的移位元器152
5.5.3鼓形移位器的設計154
5.6小結157
習題157
第 6章複雜算術操作
6.1單精確度乘法166
6.1.1二進位補數乘法的基本演算法166
6.1.2快速乘法169
6.2雙倍精度乘法175
6.2.1對演算法的特殊要求175
6.2.2雙精度正數乘法的演算法176
6.2.3雙精度二進位補數乘法的演算法178
6.3單精確度除法181
6.4雙精度除法185
6.4.1對演算法的特殊要求185
6.4.2雙精度小數除演算法186
6.4.3雙精度整數除演算法187
6.5浮點操作190
6.5.1浮點數的表示190
6.5.2浮點數操作演算法193
6.5.3一個完整的浮點加減演算法194
6.5.4用時序邏輯實現浮點加減法195
6.6小結196
習題197
第 7章指令系統結構
7.1指令格式201
7.2定址方式205
7.2.1在指令碼中指定運算元205
7.2.2在寄存器中指定運算元206
7.2.3指定記憶體中的運算元206
7.2.4在組合語言程式內部指定一個位置210
7.2.5定址方式的實例研究212
7.3指令系統設計214
7.3.1數移動指令214
7.3.2算術邏輯指令216
7.3.3控制指令217
7.4 精簡指令系統電腦(RISC)220
7.5小結224
習題224
第 8章中央處理器
8.1中央處理器的功能和功能部件229
8.2CPU的基本組織230
8.2.1基於通用寄存器的CPU 組織230
8.2.2基於累加器的CPU 組織231
8.2.3基於處理器堆疊的CPU組織232
8.3基於累加器的CPU 的構造233
8.3.1建立在單匯流排上基於累加器的CPU 的設計234
8.3.2雙匯流排和三匯流排基於累加器的CPU的設計238
8.3.3設計一個在ALU上構造的基於累加器的CPU240
8.4基於通用寄存器的CPU 的構造242
8.4.1通用寄存器組的構造243
8.4.2基於通用寄存器的CPU的設計244
8.5CPU 位元片器件—實例研究246
8.6小結249
習題249
第 9章控制器
9.1控制器的功能和一般組織254
9.2控制線路設計初步255
9.2.1控制電位信號與控制脈衝信號255
9.2.2一個基於計數器的信號發生器的設計256
9.2.3同步控制與非同步控制257
9.2.4信號發生器的非同步線路258
9.3算術操作串列控制的設計264
9.3.1按位元串列加法器的設計264
9.3.2串列二進位補數乘法器的設計268
9.4一個簡單電腦的硬聯控制的設計272
9.4.1一個簡單RISC 處理機的規格272
9.4.2基本指令週期275
9.4.3為指令系統設計操作圖276
9.4.4控制信號的設計與實現281
9.4.5資料路徑和定時信號的設計和實現284
9.5一個簡單電腦微程式控制的設計289
9.5.1微程式控制的一般性探討289
9.5.2微程式控制的資料路徑設計291
9.5.3微程式控制的微指令格式的設計295
9.5.4微程式控制的流程圖設計297
9.5.5獲得微程式碼表301
9.6小結303
習題304
第 10章主級記憶體
10.1記憶體層次結構312
10.1.1記憶體系統的層次組織312
10.1.2記憶體層次結構的功能和性能312
10.2主記憶體的組織314
10.2.1RAM 晶片的功能和特性315
10.2.2RAM 晶片的內部組織315
10.2.3訪問RAM 的基本操作317
10.2.4RAM 晶片互聯以擴大容量318
10.3性能優化的RAM技術320
10.3.1非同步DRAM321
10.3.2FPM 和EDO322
10.3.3同步DRAM(SDRAM)323
10.3.4Rambus DRAM(RDRAM)324
10.3.5閃爍記憶體與EEPROM的對比325
10.3.6分割匯流排326
10.4快取記憶體326
10.4.1記憶體訪問局部性327
10.4.2映射函數328
10.4.3寫操作策略334
10.4.4替換演算法334
10.4.5快取記憶體的組織和性能335
10.5主級記憶體總體組織337
10.5.1串列記憶體窄匯流排組織337
10.5.2並行記憶體寬匯流排組織338
10.5.3並行記憶體窄匯流排組織339
10.5.4交叉記憶體窄匯流排組織340
10.6小結343
習題343
第 11章輸入輸出
11.1I/O 子系統的功能和特點347
11.2次級記憶體349
11.2.1磁片350
11.2.2廉價冗餘磁碟陣列(RAID)352
11.2.3光碟355
11.2.4磁帶358
11.3輸入輸出訪問359
11.3.1I/O 寄存器的定址359
11.3.2程式控制 I/O360
11.3.3中斷驅動I/O362
11.3.4直接記憶體訪問364
11.4異常事件和異常事件處理366
11.4.1中斷請求和中斷回答366
11.4.2中斷辨認367
11.4.3中斷服務和中斷返回371
11.5I/O 介面372
11.5.1I/O 匯流排規程372
11.5.2並行 I/O 埠375
11.6串列 I/O 資料通信376
11.6.1串列傳輸的時間同步376
11.6.2錯誤檢測和糾正碼378
11.6.3串列介面和I/O埠389
11.7匯流排標準394
11.7.1PCI匯流排394
11.7.2SCSI 平行介面397
11.7.3USB 串列匯流排401
11.7.4FireWire串列匯流排407
11.7.5開關纖維結構和InfiniBand409
11.8小結411
習題412
第 12章流水線
12.1流水線的基本概念416
12.1.1時間並行性比較空間並行性417
12.1.2流水線中的時間並行性417
12.1.3流水線的性能421
12.2流水線的一般組織422
12.2.1同步流水線422
12.2.2非同步流水線424
12.3通過函數分解設計流水線425
12.3.1指令流水線的特性426
12.3.2資料流程樣式向流水線的映射427
12.3.3流水線基本資料路徑的設計429
12.4從冒險分析設計流水線資料路徑431
12.4.1構造冒險431
12.4.2資料冒險的一般討論432
12.4.3資料冒險分析433
12.4.4控制冒險440
12.4.5流水線完整的資料路徑445
12.5超標量處理機447
12.5.1超標量處理機的特性447
12.5.2超標量處理機的概念性結構448
12.5.3指令發送和指令執行策略450
12.6小結452
習題452
略語表458
參考文獻464 |
| 序： |
|
